适用于高压电路防静电保护的无回滞效应硅控整流器制造技术

本发明专利技术公开一种适用于高压电路防静电保护的无回滞效应硅控整流器，包括：硅基衬底；N阱和P阱，设置在硅基衬底上，并在界面处设置P型重掺杂区；第一P型重掺杂区与第一N型重掺杂区，间隔设置在N阱上，并在之间设置第一浅沟槽隔离；第二P型重掺杂区与第二N型重掺杂区，间隔设置在P阱上，并在之间设置第二浅沟槽隔离；第三浅沟槽隔离，设置在第一N型重掺杂区与P型重掺杂区之间；第四浅沟槽隔离，设置在第二N型重掺杂区与P型重掺杂区之间；阳极，与第一P型重掺杂区和第一N型重掺杂区电连接；阴极，与第二P型重掺杂区与第二N型重掺杂区电连接。本发明专利技术在满足无回滞效应的功能下，实现器件版面结构之小型化，值得业界推广应用。

Silicon Controlled Rectifier without Hysteresis Effect for Antistatic Protection of High Voltage Circuits

The invention discloses a non-hysteresis effect silicon controlled rectifier suitable for anti-static protection of high voltage circuits, including: silicon substrate; N-well and P-well, which are set on silicon substrate and P-type heavy doping zone is set at the interface; the first P-type heavy doping zone and the first N-type heavy doping zone are set on the N-well at intervals, and the first shallow groove is separated between them; the second P-type heavy doping zone and the second N-type heavy doping zone are set on the silicon substrate. The third shallow groove isolation is between the first N-type heavy doping region and the P-type heavy doping region; the fourth shallow groove isolation is between the second N-type heavy doping region and the P-type heavy doping region; the anode is electrically connected with the first P-type heavy doping region and the first N-type heavy doping region; the cathode is electrically connected with the second P-type heavy doping region. The doping region is electrically connected with the second N type heavy doping region. The invention realizes the miniaturization of device layout structure under the function of no hysteresis effect, and is worth popularizing and applying in the industry.

【技术实现步骤摘要】
适用于高压电路防静电保护的无回滞效应硅控整流器
本专利技术涉及半导体制造
，尤其涉及一种适用于高压电路防静电保护的无回滞效应硅控整流器。
技术介绍
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件一样适用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。请参阅图4，图4所示为常规高压器件LDMOS回滞效应曲线。从图4可知，(1)触发电压(Vt1)很高。(2)维持电压(Vh)过低，往往远远低于高压电路的工作电压，高压电路正常工作时容易导致闩锁效应。(3)二次击穿电流(热击穿电流，It2)过低，这是因为LDMOS在泄放ESD电流时因为器件结构特性发生局部电流拥堵(LocalizedCurrentCrowding)所致。因而工业界在解决高压电路防静电保护设计的时候，往往采用以下两种思路来实现：(1)对用于防静电保护模块的高压器件结构进行调整，优化其回滞效应曲线，使之适用于防静电保护设计。但是，往往因为高压器件本身之结构特性的原因实践起来比较困难。(2)用一定数量的低压防静电保护器件串联起来构成能承受高压的防静电保护电路。因为低压防静电保护器件的特性相对容易调整和控制，所以工业界特别是集成电路设计公司往往积极开发采用一定数量的低压防静电保护器件串联来实现高压电路防静电保护的方法。因为高压电路防静电保护设计窗口的需要，这就对低压防静电保护器件的回滞效应特性有一定的要求，往往要求其回滞效应窗口越小越好，最好没有回滞效应，也就是回滞效应的维持电压和触发电压基本保持一致。低压PMOS器件是一种常见的无回滞效应静电防护器件，因为其发生回滞效应时的寄生PNP三极管电流增益比较小。但是，低压PMOS器件之回滞效应的二次击穿电流(It2)比较小。所以寻求一种既没有回滞效应又具有较高二次击穿电流的防静电保护器件已成为本领域技术人员亟待解决的问题之一。业界常见的硅控整流器(SCR,SiliconControlledRectifier)本身具有较大的二次击穿电流，但是往往具有强回滞效应，其维持电压往往远低于触发电压，所以开发设计一种维持电压接近或等于触发电压的无回滞效应硅控整流器成为静电防护领域研究的一个课题。请参阅图5、图6，图5所示为现有无回滞效应硅控整流器的结构示意图。图6所示为现有无回滞效应硅控整流器回滞效应曲线与D2关系图。所述现有无回滞效应硅控整流器的实验数据表明，当N型重掺杂区(28)和P型重掺杂区(22)的尺寸(D2)达到一定程度时，所述硅控整流器表现出无回滞效应的特性。如图6所示，现有无回滞效应硅控整流器非常适合多级串联起来用于高压电路防静电保护设计的需要。但是，所述现有无回滞效应硅控整流器的缺点是器件尺寸较大，尤其是在需要几级串联的时候，版图面积较大。故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本专利技术一种适用于高压电路防静电保护的无回滞效应硅控整流器。
技术实现思路
本专利技术是针对现有技术中，传统的无回滞效应硅控整流器尺寸较大，尤其是在需要几级串联的时候，版图面积过大等缺陷提供一种适用于高压电路防静电保护的无回滞效应硅控整流器。为实现本专利技术之目的，本专利技术提供一种适用于高压电路防静电保护的无回滞效应硅控整流器1，包括：硅基衬底11，用于设置各功能器件；N阱12和P阱13，分别设置在所述硅基衬底11上，并在所述N阱12和所述P阱13之界面处设置P型重掺杂区10；第一P型重掺杂区121与第一N型重掺杂区122，间隔设置在所述N阱11上，并在所述第一P型重掺杂区121与所述第一N型重掺杂区122之间设置第一浅沟槽隔离120；第二P型重掺杂区123与第二N型重掺杂区124，间隔设置在所述P阱12上，并在所述第二P型重掺杂区123与所述第二N型重掺杂区124之间设置第二浅沟槽隔离125；第三浅沟槽隔离126，设置在所述第一N型重掺杂区122与所述P型重掺杂区10之间；第四浅沟槽隔离127，设置在所述第二N型重掺杂区124与所述P型重掺杂区10之间；阳极，与所述第一P型重掺杂区121和所述第一N型重掺杂区122电连接；阴极，与所述第二P型重掺杂区123与所述第二N型重掺杂区124电连接。可选地，所述适用于高压电路防静电保护的无回滞效应硅控整流器1无单一作为N阱12接触点的N型重掺杂区。可选地，所述第一N型重掺杂区122和所述阳极14直接电连接，兼具器件中N阱12之接触点。可选地，所述适用于高压电路防静电保护的无回滞效应硅控整流器1通过调节所述第一N型重掺杂区122之尺寸大小，以及所述第一P型重掺杂区121与所述第一N型重掺杂区122之间的距离来调节维持电压，以实现无回滞效应特性。可选地，所述作为保护环用的第一N型重掺杂区122的宽度范围值为0.1～4μm。可选地，所述作为保护环用的第一N型重掺杂区122与第一P型重掺杂区121之间的第一浅沟槽隔离120的宽度范围值为0.1～4μm。可选地，所述适用于高压电路防静电保护的无回滞效应硅控整流器1通过调节第一N型重掺杂区122与P型重掺杂区10之间的第三浅沟槽隔离126之尺寸大小，以调节回滞效应时的触发电压。可选地，作为保护环用的第一N型重掺杂区122与P型重掺杂区10之间的第三浅沟槽隔离126的宽度范围值为0.1～2μm。可选地，所述回滞效应的维持电压接近或者等于触发电压。可选地，所述适用于高压电路防静电保护的无回滞效应硅控整流器1之反向构成P-i-N二极管的第一N型重掺杂区122与P型重掺杂区10之间插入所述第三浅沟槽隔离126。可选地，所述适用于高压电路防静电保护的无回滞效应硅控整流器1应用于ESD保护电路中的输入输出端的保护电路和电源对地的保护电路。综上所述，本专利技术通过减少单一作为N阱12接触点的N型重掺杂区，并通过调节第一N型重掺杂区122之尺寸大小，以及第一P型重掺杂区121与第一N型重掺杂区122之间的距离来调节维持电压，以实现无回滞效应特性；通过调节第一N型重掺杂区122与P型重掺杂区10之间的第三浅沟槽隔离126之尺寸大小，以调节回滞效应时的触发电压；以及通过在反向构成P-i-N二极管的第一N型重掺杂区122与P型重掺杂区10之间插入第三浅沟槽隔离126，可降低本专利技术正常工作时的漏电流，在满足无回滞效应的功能下，实现器件版面结构之小型化，值得业界推广应用。附图说明图1所示为本专利技术适用于高压电路防静电保护的无回滞效应硅控整流器之结构示意图；图2所示为本专利技术适用于高压电路防静电保护的无回滞效应硅控整流器之TLP曲线；图3所示为本专利技术适用于高压电路防静电保护的无回滞效应硅控整流器之实际应用电路框架图；图4所示为常规高压器件LDMOS回滞效应曲线；图5所示为现有无回滞效应硅控整流器的结构示意图；图6所示为现有无回滞效应硅控整流器回滞效应曲线与D2关系图。具体实施方式为详细说明本专利技术创造的
技术实现思路
、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件一样适用于防静电保护设计，因为高压器件的回滞效应曲线所表本文档来自技高网...

【技术保护点】
1.一种适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述适用于高压电路防静电保护的无回滞效应硅控整流器(1)，包括：硅基衬底(11)，用于设置各功能器件；N阱(12)和P阱(13)，分别设置在所述硅基衬底(11)上，并在所述N阱(12)和所述P阱(13)之界面处设置P型重掺杂区(10)；第一P型重掺杂区(121)与第一N型重掺杂区(122)，间隔设置在所述N阱(12)上，并在所述第一P型重掺杂区(121)与所述第一N型重掺杂区(122)之间设置第一浅沟槽隔离(120)；第二P型重掺杂区(123)与第二N型重掺杂区(124)，间隔设置在所述P阱(14)上，并在所述第二P型重掺杂区(123)与所述第二N型重掺杂区(124)之间设置第二浅沟槽隔离(125)；第三浅沟槽隔离(126)，设置在所述第一N型重掺杂区(122)与所述P型重掺杂区(10)之间；第四浅沟槽隔离(127)，设置在所述第二N型重掺杂区(124)与所述P型重掺杂区(10)之间；阳极，与所述第一P型重掺杂区(121)和所述第一N型重掺杂区(122)电连接；阴极，与所述第二P型重掺杂区(123)与所述第二N型重掺杂区(124)电连接。...

【技术特征摘要】
1.一种适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述适用于高压电路防静电保护的无回滞效应硅控整流器(1)，包括：硅基衬底(11)，用于设置各功能器件；N阱(12)和P阱(13)，分别设置在所述硅基衬底(11)上，并在所述N阱(12)和所述P阱(13)之界面处设置P型重掺杂区(10)；第一P型重掺杂区(121)与第一N型重掺杂区(122)，间隔设置在所述N阱(12)上，并在所述第一P型重掺杂区(121)与所述第一N型重掺杂区(122)之间设置第一浅沟槽隔离(120)；第二P型重掺杂区(123)与第二N型重掺杂区(124)，间隔设置在所述P阱(14)上，并在所述第二P型重掺杂区(123)与所述第二N型重掺杂区(124)之间设置第二浅沟槽隔离(125)；第三浅沟槽隔离(126)，设置在所述第一N型重掺杂区(122)与所述P型重掺杂区(10)之间；第四浅沟槽隔离(127)，设置在所述第二N型重掺杂区(124)与所述P型重掺杂区(10)之间；阳极，与所述第一P型重掺杂区(121)和所述第一N型重掺杂区(122)电连接；阴极，与所述第二P型重掺杂区(123)与所述第二N型重掺杂区(124)电连接。2.如权利要求1所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述适用于高压电路防静电保护的无回滞效应硅控整流器(1)无单一作为N阱(12)接触点的N型重掺杂区。3.如权利要求2所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述第一N型重掺杂区(122)和所述阳极(14)直接电连接，兼具器件中N阱(12)之接触点。4.如权利要求1所述适用于高压电路防静电保护的无回滞效应硅控整流器，其特征在于，所述适用于高压电路防静电保护的无回滞效应硅控整流器(1)通过调节所述第一N型重掺杂...

【专利技术属性】
技术研发人员：朱天志，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31