一种半导体结构以及测量栅源极电压的方法技术

本发明专利技术涉及一种半导体结构，包括：晶体管、第一电路及N个第二电路，N为大于1的自然数；所述晶体管包括形成于一衬底或外延层上的栅极以及位于所述栅极两侧的衬底或外延层中的源极和漏极，所述栅极与所述衬底或所述外延层之间具有一栅极氧化层，所述第一电路及所述第二电路均并联于所述晶体管的栅极和源极之间；所述第一电路包括第一二极管组，所述第一二极管组具有比所述栅极氧化层击穿电压低的第一反向耐压，所述第一二极管组包括至少一个第一二极管；所述第二电路包括具有第二二极管组以及与所述第二二极管组串联的保险丝；第一个到第N个第二电路对应的第二二极管组的第二反向耐压依次增加且均小于所述第一反向耐压。

A Semiconductor Structure and a Method for Measuring Gate Source Voltage

The present invention relates to a semiconductor structure, which comprises a transistor, a first circuit and N second circuits, N being a natural number greater than 1; the transistor comprises a gate formed on a substrate or an epitaxy layer and a source and drain in a substrate or an epitaxy layer on both sides of the gate, with a gate oxide layer between the gate and the substrate or the epitaxy layer. The first circuit includes a first diode group, which has a first reverse withstand voltage lower than the gate oxide breakdown voltage, and the first diode group includes at least one first diode; the second circuit includes a second diode group and the second diode group. The second reverse voltage withstand of the second diode group corresponding to the first to the N second circuit increases in turn and is smaller than the first reverse voltage withstand.

【技术实现步骤摘要】
一种半导体结构以及测量栅源极电压的方法
本专利技术涉及半导体
，具体的说是一种半导体结构以及测量栅源极电压的方法。
技术介绍
瞬态电压抑制器是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。现有的瞬态电压抑制器通常用来保护敏感电路受到浪涌的冲击，在进行防静电的实际应用中，特别是在电路应用中，当晶体管栅极电压偏高时，由防静电二极管承担电压，以防止对栅极造成损坏。然而实际上，以现有的半导体结构，我们难以判断出栅源极之间具体所承担的电压，这就不利于电路的设计与匹配。
技术实现思路
本专利技术实施例提供了一种半导体结构以及测量栅源极电压的方法，能够快速判断出栅源极之间具体所承担的电压，结构简单，成本低。第一方面，本专利技术实施例提供了一种半导体结构，包括：晶体管、第一电路及N个第二电路，N为大于1的自然数；所述晶体管包括形成于一衬底或外延层上的栅极以及位于所述栅极两侧的衬底或外延层中的源极和漏极d，所述栅极与所述衬底或所述外延层之间具有一栅极氧化层，所述第一电路及所述第二电路均并联于所述晶体管的栅极和源极之间；所述第一电路包括第一二极管组，所述第一二极管组具有比所述栅极氧化层击穿电压低的第一反向耐压，所述第一二极管组包括至少一个第一二极管；所述第二电路包括具有第二二极管组以及与所述第二二极管组串联的保险丝；第一个到第N个第二电路对应的第二二极管组的第二反向耐压依次增加且均小于所述第一反向耐压，所述第二电路包括至少一个第二二极管；当任一所述第二电路对应的第二二极管全部被反向击穿时，其对应的保险丝熔断。第二方面，本专利技术实施例提供了一种测量栅源极电压的方法，其特征在于，应用上述半导体结构，所述方法包括：在所述栅极与所述源极之间施加第一电压后，判断所述第二电路中所述保险丝是否烧断；当仅第1个所述第二电路的保险丝烧断时，判断所述第一电压在所述第1个第二电路的第二反向耐压与所述第2个第二电路的第二反向耐压之间；当第1个到第i个所述第二电路的保险丝均烧断时，判断所述第一电压在所述第i个第二电路的第二反向耐压与所述第i+1个第二电路的第二反向耐压之间，i为自然数且小于N。可以理解，本专利技术提出一种具有多路并联电路的半导体结构设计，在保护敏感电路受到浪涌的冲击的同时，可以精确判断晶体管栅源极之间承担的电压大小，方便电路设计者对于电路结构进行调整与优化，结构简单，便于实现。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。构成本专利技术的一部分附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明书用于解释本专利技术，并不构成对不让你专利技术的不当限定。下面结合附图和实施例对本专利技术进一步说明。图1是本专利技术实施例提出的半导体结构的电路图；图2是本专利技术实施例提出的半导体结构的结构示意图；附图标记说明：1、第一电路；2、第二电路；Q、晶体管；g、栅极；s、源极；d、漏极d；11、第一二极管；21、第二二极管；22、保险丝；3、外延层；4、栅极氧化层；Vgs、第一电压。具体实施方式为了使本专利技术的目的、技术方案和有益技术效果更加清晰明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该专利技术产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。请参阅图1及图2，本专利技术实施例提出了一种半导体结构，包括：晶体管Q、第一电路1及N个第二电路2，N为大于1的自然数；所述晶体管Q包括形成于一衬底或外延层3上的栅极g以及位于所述栅极g两侧的衬底或外延层3中的源极s和漏极d，所述栅极g与所述衬底或所述外延层3之间具有一栅极氧化层4，所述第一电路1及所述第二电路2均并联于所述晶体管Q的栅极g和源极s之间；所述第一电路1包括第一二极管组，所述第一二极管组具有比所述栅极氧化层4击穿电压低的第一反向耐压，所述第一二极管组包括至少一个第一二极管11；所述第二电路2包括具有第二二极管组以及与所述第二二极管组串联的保险丝22；第一个到第N个第二电路2对应的第二二极管组的第二反向耐压依次增加且均小于所述第一反向耐压，所述第二电路2包括至少一个第二二极管21；当任一所述第二电路2对应的第二二极管21全部被反向击穿时，其对应的保险丝22熔断。可以理解，本专利技术提出一种具有多路并联电路的半导体结构设计，在保护敏感电路受到浪涌的冲击的同时，可以精确判断晶体管Q栅源极s之间承担的电压大小，方便电路设计者对于电路结构进行调整与优化，结构简单，便于实现。具体的，所述晶体管Q包括IGBT(InsulatedGateBipolarTransistor，双极型绝缘栅场效应晶体管)、MOS(metal-oxide-semiconductor，场效应晶体管)、BJT(BipolarJunctionTransistor，双极结型晶体管)等，在本专利技术的一些实施方式中，所述晶体管Q为场效应晶体管(以下均称之为MOS晶体管)，所述晶体管Q可以为N型晶体管，也可以为P型晶体管，其中，所述MOS晶体管有P型MOS管和N型MOS管之分，更具体的，在本实施方式中，所述MOS晶体管为N型MOS晶体管，在其他实施方式中，P型MOS晶体管同样适用于本专利技术。进一步的，所述晶体管Q为一三极器件，分别包括源极s、漏极d及栅极g，所述源极s及漏极d均形成于所述衬底或位于衬底上的外延层3内，所述栅极g形成于所述衬底或位于衬底上的外延层3上方，所述栅极g与所述衬底或所述外延层3之间具有一栅极氧化层4。以N型MOS晶体管为例，所述晶体管Q包括P型衬底，所述P型衬底上可以形成有P型外延层3，也可不形成有所述P型外延层3，当形成有P型外延层3时，所述源极s及漏极d均通过光刻、注入等方式形成于所述P型外延层3的表面区域。所述衬底(图未示)作为所述晶体管Q的载体，主要起到支撑的作用。所述衬底的材质一般为硅衬底，硅为最常见、低廉且性能稳定的半导体材本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：晶体管、第一电路及N个第二电路，N为大于1的自然数；所述晶体管包括形成于一衬底或外延层上的栅极以及位于所述栅极两侧的衬底或外延层中的源极和漏极，所述栅极与所述衬底或所述外延层之间具有一栅极氧化层，所述第一电路及所述第二电路均并联于所述晶体管的栅极和源极之间；所述第一电路包括第一二极管组，所述第一二极管组具有比所述栅极氧化层击穿电压低的第一反向耐压，所述第一二极管组包括至少一个第一二极管；所述第二电路包括具有第二二极管组以及与所述第二二极管组串联的保险丝；第一个到第N个第二电路对应的第二二极管组的第二反向耐压依次增加且均小于所述第一反向耐压，所述第二电路包括至少一个第二二极管；当任一所述第二电路对应的第二二极管全部被反向击穿时，其对应的保险丝熔断。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：晶体管、第一电路及N个第二电路，N为大于1的自然数；所述晶体管包括形成于一衬底或外延层上的栅极以及位于所述栅极两侧的衬底或外延层中的源极和漏极，所述栅极与所述衬底或所述外延层之间具有一栅极氧化层，所述第一电路及所述第二电路均并联于所述晶体管的栅极和源极之间；所述第一电路包括第一二极管组，所述第一二极管组具有比所述栅极氧化层击穿电压低的第一反向耐压，所述第一二极管组包括至少一个第一二极管；所述第二电路包括具有第二二极管组以及与所述第二二极管组串联的保险丝；第一个到第N个第二电路对应的第二二极管组的第二反向耐压依次增加且均小于所述第一反向耐压，所述第二电路包括至少一个第二二极管；当任一所述第二电路对应的第二二极管全部被反向击穿时，其对应的保险丝熔断。2.如权利要求1所述的半导体结构，其特征在于，所述第一电路包括多个第一二极管，多个所述第一二极管在电流相反的方向上以极性一致的方式串联连接。3.如权利要求3所述的半导体结构，其特征在于，当每个第二电路对应的第二二极管组的第二二极管为多个时，每个第二电路对应的多个所述第二二极管在电流相反的方向上以极性一致的方式串联连接。4.如权利要求1所述的半导体结构，其特征在于，所述晶体管为N型MOS晶体管，所述第一二极管的阴极与所述栅极连接，所述第一二极管...

【专利技术属性】
技术研发人员：马井里，欧佳，
申请(专利权)人：深圳市南硕明泰科技有限公司，
类型：发明
国别省市：广东,44