集成扇出式封装制造技术

本发明专利技术实施例公开集成扇出式封装。一种集成扇出式封装包括第一芯片、重布线层结构、多个连接垫、多个虚设图案、多个微凸块、第二芯片、及底胶层。所述重布线层结构电连接到所述第一芯片。所述连接垫电连接到所述重布线层结构。所述虚设图案位于所述连接垫的一侧。所述微凸块电连接到所述连接垫。所述第二芯片电连接到所述微凸块。所述底胶层覆盖所述多个虚设图案并环绕所述微凸块。

【技术实现步骤摘要】
集成扇出式封装
本公开的实施例涉及集成扇出式封装。
技术介绍
近年来，由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续提高，半导体行业经历了快速成长。在大多数情况下，集成密度的此种提高源自于最小特征大小的连续缩减，此使得能够在给定区域中集成更多组件。这些较小的电子组件也需要与先前的封装相比占据较小区域的较小的封装。半导体的封装类型的实例包括方形扁平封装(quadflatpackage，QFP)、管脚网格阵列(pingridarray，PGA)封装、球网格阵列(ballgridarray，BGA)封装、覆晶封装(flipchip，FC)、三维集成电路(three-dimensionalintegratedcircuit，3DIC)、晶片级封装(waferlevelpackage，WLP)、及叠层封装(packageonpackage，PoP)装置等。目前，集成扇出式封装因其致密性(compactness)而变得越来越受欢迎。然而，存在许多与集成扇出式封装相关的挑战。
技术实现思路
根据本专利技术的实施例，一种集成扇出式封装包括第一芯片、重布线层结构、多个连接垫、多本文档来自技高网...

【技术保护点】
1.一种集成扇出式封装，其特征在于，包括：第一芯片；重布线层结构，电连接到所述第一芯片；多个连接垫，电连接到所述重布线层结构；多个虚设图案，位于所述多个连接垫的一侧；多个微凸块，电连接到所述多个连接垫；第二芯片，电连接到所述多个微凸块；以及底胶层，覆盖所述多个虚设图案并环绕所述多个微凸块。

【技术特征摘要】
2017.06.20 US 15/627,4581.一种集成扇出式封装，其特征在于，包括：第一芯片；重布线层结构，电连接到所述第一芯片；多个连接...

【专利技术属性】
技术研发人员：林俊成，蔡宗甫，余振华，蔡柏豪，林士庭，卢思维，蔡鸿伟，蔡承轩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71