晶片封装体及其制作方法技术

一种晶片封装体及其制作方法，该晶片封装体，包含晶片、绝缘层、重布线层、钝化层与封装层。晶片具有感应器、焊垫、通孔、相对的顶面与底面。感应器与焊垫位于顶面，且焊垫位于通孔中。绝缘层位于晶片的底面上与围绕通孔的侧壁上。重布线层位于绝缘层上，且电性接触通孔中的焊垫。钝化层位于绝缘层与重布线层上。在底面的钝化层具有开口，且重布线层的一部分位于开口中。封装层位于晶片的顶面上，且覆盖感应器与焊垫。封装层具有背对晶片的平面。封装层可避免感应器与焊垫受到水气、油渍或灰尘污染，且封装层的平面可让晶片封装体的顶部为全平面设计，可方便组装并提升使用者按压的触感。

【技术实现步骤摘要】
晶片封装体及其制作方法
本专利技术有关于一种晶片封装体及一种晶片封装体的制作方法。
技术介绍
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了能将晶片保护于其中，使其免受到外界环境的污染外，还提供了晶片内部电子元件与外界的电性连接通路。使用者在使用具有感测指纹功能的电子产品的过程中，容易在电子产品上残留水气或油渍，而造成其内的晶片封装体的感应器受到污染，且在操作电子产品的过程中也容易对感应器造成各种物理性破坏，进而降低电子产品的使用寿命。此外，熟知晶片封装体的电容容易衰减，因此会影响其感测能力，例如感测指纹按压的能力。
技术实现思路
本专利技术的一技术态样为一种晶片封装体。根据本专利技术一实施方式，一种晶片封装体包含晶片、第一绝缘层、重布线层、钝化层与封装层。晶片具有感应器、焊垫、通孔、相对的顶面与底面。感应器与焊垫位于顶面，且焊垫位于通孔中。第一绝缘层位于晶片的底面上与围绕通孔的侧壁上。重布线层位于第一绝缘层上，且电性接触通孔中的焊垫。钝化层位于第一绝缘层与重布线层上。在底面的钝化层具有开口，且重布线层的一部分位于开口中。封装层位于晶片的顶面上，且覆盖感应器与焊垫。封装层具有背对晶片的平面。本专利技术的一技术态样为一种晶片封装体的制作方法。根据本专利技术一实施方式，一种晶片封装体的制作方法包含下列步骤：于载板上形成暂时接合层；于晶圆的顶面上或暂时接合层上形成封装层；接合载板与晶圆，其中封装层与暂时接合层位于晶圆与载板之间，且封装层覆盖晶圆的感应器与焊垫；图案化该晶圆的底面而形成通孔，其中焊垫从通孔裸露；于晶圆的底面上与通孔的侧壁上形成绝缘层；于绝缘层上与通孔中的焊垫上形成重布线层；于绝缘层与重布线层上形成钝化层，其中钝化层具有开口，且重布线层的一部分位于开口中；以及移除暂时接合层与载板。本专利技术的一技术态样为一种晶片封装体。根据本专利技术一实施方式，一种晶片封装体包含晶片、模压材、重布线层、钝化层与封装层。晶片具有感应器、焊垫、相对的顶面与底面、与邻接顶面与底面的侧面。感应器与焊垫位于顶面，且焊垫凸出侧面。模压材覆盖底面与侧面。模压材具有通孔。焊垫位于通孔中。重布线层位于模压材上，且电性接触通孔中的焊垫。钝化层位于模压材与重布线层上。在底面的钝化层具有开口，且重布线层的一部分位于此开口中。封装层位于晶片的顶面上，且覆盖感应器与焊垫。封装层具有背对晶片的平面。本专利技术的一技术态样为一种晶片封装体的制作方法。根据本专利技术一实施方式，一种晶片封装体的制作方法包含下列步骤：于载板上形成暂时接合层；于晶圆的顶面上或暂时接合层上形成封装层；接合载板与晶圆，其中封装层与暂时接合层位于晶圆与载板之间，且封装层覆盖晶圆的感应器与焊垫；图案化晶圆的底面而形成切割道，其中焊垫从切割道裸露；铸模成型模压材，使模压材覆盖晶圆的底面与切割道；利用激光对模压材进行钻孔以形成通孔，其中焊垫位于通孔中；于模压材上与通孔中的焊垫上形成重布线层；于模压材与重布线层上形成钝化层，其中钝化层具有开口，且重布线层的一部分位于此开口中；以及移除暂时接合层与载板。在本专利技术上述实施方式中，由于封装层位于晶片的顶面上，且覆盖感应器与焊垫，因此可避免感应器与焊垫受到水气、油渍或灰尘污染。此外，封装层具有背对晶片的平面，使得晶片封装体的顶部为全平面设计，可方便组装并提升使用者按压的触感。另外，当晶片封装体为指纹感应装置时，具有适当厚度与介电常数的封装层可避免电容衰减，能提升晶片封装体感测指纹按压的能力。附图说明图1A绘示根据本专利技术一实施方式的晶片封装体的俯视图。图1B绘示图1A的晶片封装体沿线段1B-1B的剖面图。图2绘示根据本专利技术一实施方式的晶片封装体的剖面图。图3至8绘示根据本专利技术一实施方式的晶片封装体的制作方法的剖面图。图9绘示根据本专利技术一实施方式的晶片封装体的剖面图。图10A绘示根据本专利技术一实施方式的晶片封装体的剖面图。图10B绘示根据本专利技术一实施方式的晶片封装体的剖面图。图11至15B绘示根据本专利技术多个实施方式的晶片封装体的制作方法的剖面图。图16绘示根据本专利技术一实施方式的晶片封装体的剖面图。图17A绘示根据本专利技术一实施方式的晶片封装体的剖面图。图17B绘示根据本专利技术一实施方式的晶片封装体的剖面图。图18至22绘示根据本专利技术多个实施方式的晶片封装体的制作方法的剖面图。其中，附图中符号的简单说明如下：100、100a、100b、100c、100c’、100d、100e、100e’：晶片封装体；105：切割道；109：侧面；110：晶片；110a：晶圆；111：顶面；112：感应器；113：底面；114：焊垫；115：侧壁；116：通孔；117：表面；118：凹部；119：表面；120：绝缘层；130、130a：重布线层；140：钝化层；142：开口；150：封装层；152：平面；160：绝缘层；170、170a、170b：导电结构；172：底面；180：模压材；182、182a：通孔；184：表面；186：表面；190：模压材；192：底面；210：暂时接合层；220：载板；1B-1B：线段；L-L：线段；θ：钝角。具体实施方式以下将以图式揭露本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些熟知惯用的结构与元件在图式中将以简单示意的方式绘示。图1A绘示根据本专利技术一实施方式的晶片封装体100的俯视图。图1B绘示图1A的晶片封装体100沿线段1B-1B的剖面图。同时参阅图1A与图1B，晶片封装体100包含晶片110、绝缘层120、重布线层130、钝化层140与封装层150。晶片110具有感应器112、焊垫114、通孔116、相对的顶面111与底面113。感应器112与焊垫114位于晶片110的顶面111，且焊垫114位于通孔116中。绝缘层120位于晶片110的底面113上与围绕通孔116的侧壁115上。重布线层130位于绝缘层120上，且电性接触通孔116中的焊垫114。钝化层140位于绝缘层120与重布线层130上。在底面113的钝化层140具有开口142，且重布线层130的一部分位于开口142中。封装层150位于晶片110的顶面111上，且覆盖感应器112与焊垫114。此外，封装层150具有背对晶片110的平面152。在本实施方式中，晶片110的材质可以为硅。感应器112为指纹感应器(Fingerprintsensor)，但在其他实施方式中，感应器112也可为影像感应器(Imagesensor)，并不用以限制本专利技术。晶片封装体100的重布线层130从钝化层140的开口142裸露，可用来电性连接外部电子元件(例如电路板)的导电结构，这样的设计为平面网格阵列(Landgridarray；LGA)。由于封装层150位于晶片110的顶面111上，且覆盖感应器112与焊垫114，因此可避免感应器112与焊垫114受到水气、油渍或灰尘污染。如此一来，便能提升晶片封装体100的良率、可靠度，并延长晶片封装体100的使用寿命。此外，由于封装层150的存在，让设计者可选用较薄的晶片110来降低晶片封装体1本文档来自技高网...

【技术保护点】
1.一种晶片封装体，其特征在于，包含：晶片，具有感应器、焊垫、通孔、相对的顶面与底面，其中该感应器与该焊垫位于该顶面，且该焊垫位于该通孔中；第一绝缘层，位于该晶片的该底面上与围绕该通孔的侧壁上；重布线层，位于该第一绝缘层上，且电性接触该通孔中的该焊垫；钝化层，位于该第一绝缘层与该重布线层上，在该底面的该钝化层具有开口，且该重布线层的一部分位于该开口中；以及封装层，位于该晶片的该顶面上，且覆盖该感应器与该焊垫，其中该封装层具有背对该晶片的平面。

【技术特征摘要】
2017.06.13 US 62/519,0221.一种晶片封装体，其特征在于，包含：晶片，具有感应器、焊垫、通孔、相对的顶面与底面，其中该感应器与该焊垫位于该顶面，且该焊垫位于该通孔中；第一绝缘层，位于该晶片的该底面上与围绕该通孔的侧壁上；重布线层，位于该第一绝缘层上，且电性接触该通孔中的该焊垫；钝化层，位于该第一绝缘层与该重布线层上，在该底面的该钝化层具有开口，且该重布线层的一部分位于该开口中；以及封装层，位于该晶片的该顶面上，且覆盖该感应器与该焊垫，其中该封装层具有背对该晶片的平面。2.根据权利要求1所述的晶片封装体，其特征在于，还包含：导电结构，位于该部分的该重布线层上且凸出于该钝化层。3.根据权利要求2所述的晶片封装体，其特征在于，该导电结构具有背对该重布线层的底面，该晶片封装体还包含：模压材，覆盖该钝化层且围绕该导电结构，该模压材具有背对该钝化层的底面，且该模压材的该底面与该导电结构的该底面齐平。4.根据权利要求1所述的晶片封装体，其特征在于，还包含：第二绝缘层，位于该晶片的该顶面上且由该封装层覆盖。5.根据权利要求1所述的晶片封装体，其特征在于，该晶片具有凹部，该凹部具有邻接的两表面，且该两表面分别邻接该通孔的该侧壁与该底面。6.根据权利要求5所述的晶片封装体，其特征在于，该凹部的该两表面夹钝角。7.根据权利要求5所述的晶片封装体，其特征在于，该通孔的该侧壁、该凹部的该两表面与该晶片的该底面呈阶梯状。8.根据权利要求5所述的晶片封装体，其特征在于，该重布线层从该焊垫沿该通孔的该侧壁与该凹部的该两表面延伸至该晶片的该底面，而呈阶梯状。9.根据权利要求1所述的晶片封装体，其特征在于，该封装层的厚度介于5μm至40μm的范围，该封装层的介电常数大于5。10.一种晶片封装体的制作方法，其特征在于，包含下列步骤：于载板上形成暂时接合层；于晶圆的顶面上或该暂时接合层上形成封装层；接合该载板与该晶圆，其中该封装层与该暂时接合层位于该晶圆与该载板之间，且该封装层覆盖该晶圆的感应器与焊垫；图案化该晶圆的底面而形成通孔，其中该焊垫从该通孔裸露；于该晶圆的该底面上与该通孔的侧壁上形成绝缘层；于该绝缘层上与该通孔中的该焊垫上形成重布线层；于该绝缘层与该重布线层上形成钝化层，其中该钝化层具有开口，且该重布线层的一部分位于该开口中；以及移除该暂时接合层与该载板。11.根据权利要求10所述的晶片封装体的制作方法，其特征在于，还包含：于该部分的该重布线层上形成导电结构。12.根据权利要求11所述的晶片封装体的制作方法，其特征在于，还包含：形成覆盖该钝化层与该导电结构的模压材；以及研磨该模压材与该导电结构，使得该模压材背对该钝化层的底面与该导电结构背对该重布线层的底面齐平。13.根据权利要求10所述的晶片封装体的制作方法，其特征在于，还包含：图案化该晶圆的底面而形成切割道，其中该晶圆的一部分位于该切割道与该通孔之间，且该钝化层的一部分位于该切割道中。14.根据权利要求13所述的晶片封装体的制作方法，其特征在于，还...

【专利技术属性】
技术研发人员：何彦仕，刘沧宇，李柏汉，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾,71