一种体区变掺杂的槽栅DMOS器件制造技术

本发明专利技术提供一种体区变掺杂的槽栅DMOS器件，在传统槽栅DMOS器件结构基础上，本发明专利技术具有变掺杂浓度的P型体区，保持N型源区下方的P型体区的掺杂浓度不变，提高P型接触区下方的P型体区的掺杂浓度，较高浓度的P型体区与N‑漂移区交界处的电场强度更大更易发生击穿，同时较高浓度的P型体区可以形成导通电阻更低的电流通路，以上因素均会引导雪崩击穿电流避开N型源区下方的P型体区，直接从P型接触区流走，从而防止了寄生BJT的开启，本发明专利技术通过阻断寄生BJT的开启，提高了器件的UIS耐量，进而提升了器件的抗UIS失效能力，同时由于靠近栅氧化层的P型体区的掺杂浓度不变，因此器件的导通特性和阈值电压不会受到负面影响。

【技术实现步骤摘要】
一种体区变掺杂的槽栅DMOS器件
本专利技术涉及功率半导体技术，特别涉及一种体区变掺杂的槽栅DMOS器件。
技术介绍
功率MOSFET因其开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好等优点，在功率变换领域起到重要作用。不断提高的系统性能要求功率MOSFET在具有更低功率损耗的同时，在高电应力下也应具有更高的可靠性。当系统回路中存在非箝位电感负载时，导通状态下存储在电感中的能量会在关断时全部由MOSFET释放，高电压和大电流将同时施加在功率MOSFET上，极易造成器件失效。因此，非箝位感性负载下的开关过程(UnclampedInductiveSwitching，UIS)通常被认为是功率MOSFET在应用中所能面临的最极端的电应力情况。因此器件的抗UIS失效能力常被用于评定功率DMOS的可靠性，而UIS耐量是衡量功率DMOS的抗UIS失效能力的重要参数。寄生BJT(BipolarJunctionTransistor，双极型晶体管)的开启是引起UIS失效的重要原因之一。UIS的失效通常被认为是器件“主动”模式，这是由于在源漏间的寄生BJT在UIS雪崩时的导通，导通后流过体内的大电本文档来自技高网...

【技术保护点】
1.一种体区变掺杂的槽栅DMOS器件，其特征在于：包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N‑漂移区(3)、金属化源极(9)；所述N+衬底(2)的下表面与金属化漏极(1)的上表面接触，所述N‑漂移区(3)的下表面与N+衬底(2)的上表面接触，所述N‑漂移区(3)的上部具有槽型栅电极(4)，所述槽型栅电极(4)的侧面和底部被栅氧化层(5)包围，所述槽型栅电极(4)的两侧都具有重掺杂N型源区(7)和重掺杂P型接触区(8)，所述重掺杂N型源区(7)与槽型栅电极(4)通过栅氧化层(5)隔离，所述重掺杂N型源区(7)和重掺杂P型接触区(8)的上表面与金属化源极(9)的下表面相接触，所...

【技术特征摘要】
1.一种体区变掺杂的槽栅DMOS器件，其特征在于：包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N-漂移区(3)、金属化源极(9)；所述N+衬底(2)的下表面与金属化漏极(1)的上表面接触，所述N-漂移区(3)的下表面与N+衬底(2)的上表面接触，所述N-漂移区(3)的上部具有槽型栅电极(4)，所述槽型栅电极(4)的侧面和底部被栅氧化层(5)包围，所述槽型栅电极(4)的两侧都具有重掺杂N型源区(7)和重掺杂P型接触区(8)，所述重掺杂N型源区(7)与槽型栅电极(4)通过栅氧化层(5)隔离，所述重掺杂N型源区(7)和重掺杂P型接触区(8)的上表面与金属化源极(9)的下表面相接触，所述N-漂移区(3)的上部还具有P型体区，所...

【专利技术属性】
技术研发人员：高巍，杨梦琦，何文静，任敏，李泽宏，蔡少峰，张金平，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51