一种沟槽型MOS晶体管、其制备方法和包含其的电子装置制造方法及图纸

本发明专利技术公开了一种沟槽型MOS晶体管，其制备在衬底上，该MOS晶体管的沟槽分为两段：第一段沟槽和第二段沟槽，第一段沟槽内和第二段沟槽内分别填充第一栅极材料和第二栅极材料，第一栅极材料和第二栅极材料由栅极绝缘层实现物理上隔离，MOS晶体管的栅极金属从第一栅极材料上引出。本发明专利技术实施例的结构，通过在沟槽底部埋入栅极材料，以此来降低栅极和源极之前的寄生电容。本发明专利技术还公开一种沟槽型MOS晶体管的制备方法和一种电子装置。

【技术实现步骤摘要】
一种沟槽型MOS晶体管、其制备方法和包含其的电子装置
本专利技术涉及沟槽型MOS器件制备领域，特别是涉及一种小尺寸的沟槽型MOS器件的制备。
技术介绍
沟槽型MOS器件在功率半导体器件领域，沟槽型金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)相比于平面型MOSFET，能够明显提高沟道密度，降低特征导通电阻，因此，沟槽型MOSFET已经被广泛采用。图1为一种现有的MOSFET结构，其中1为终端区域，2为元胞区域，100为衬底，101为外延层，102为刻蚀阻挡层，103为多晶硅层，104为体区，105为阱区，107为隔离层，109为接触金属，110为第一布线层，111为第二布线层。在该结构中，MOSFET器件栅极和漏极间以及栅极和源极间寄生电容较大，导致MOSFET器件高频开关性能较差，器件驱动损耗较大。特别是在高压高频的应用中，栅极和漏极间以及漏极和源极间寄生电容会造成较大的开关损耗。
技术实现思路
本专利技术的要解决的技术问题是为了改善MOS晶体管因为寄生电容的存在导致的损耗较大的问题，提供一种本文档来自技高网...

【技术保护点】
1.一种沟槽型MOS晶体管，制备在衬底上，其特征在于，所述MOS晶体管的沟槽分为两段：第一段沟槽和第二段沟槽，所述第一段沟槽内和第二段沟槽内分别填充第一栅极材料和第二栅极材料，所述第一栅极材料和所述第二栅极材料由栅极绝缘层实现物理上隔离，所述MOS晶体管的栅极金属从所述第一栅极材料上引出。

【技术特征摘要】
1.一种沟槽型MOS晶体管，制备在衬底上，其特征在于，所述MOS晶体管的沟槽分为两段：第一段沟槽和第二段沟槽，所述第一段沟槽内和第二段沟槽内分别填充第一栅极材料和第二栅极材料，所述第一栅极材料和所述第二栅极材料由栅极绝缘层实现物理上隔离，所述MOS晶体管的栅极金属从所述第一栅极材料上引出。2.如权利要求1所述的沟槽型MOS晶体管，其特征在于：所述第一段沟槽的宽度大于所述第二段沟槽的宽度。3.如权利要求2所述的沟槽型MOS晶体管，其特征在于：所述第一段沟槽宽度为所述第二段沟槽宽度的3:1～5:1之间。4.如权利要求1所述的沟槽型MOS晶体管，其特征在于：所述第二段沟槽深度不大于所述第一段沟槽深度。5.如权利要求1所述的沟槽型MOS晶体管，其特征在于：所述栅氧绝缘层位于所述第一段沟槽内。6.一种沟槽型MOS晶体管的制备方法，其特征在于，包括：提供一衬底，在所述衬底正面上生长一外延层，所述外延层上包括预定的终端区域和元胞区域；在所述外延层上形成第一段沟槽和第二段沟槽，其中第一段沟槽和所述第二段沟槽连通，且在所述终端区域和所述元胞区域均有所述第一段沟槽和第二段沟槽；在所述第一段沟槽和第二段沟槽内分别形成第一栅极材料和第二栅极材料，以及隔离所述第一栅极材料和第二栅极材料的栅氧绝缘层；在所述外延层中形成体区、阱区；在所述衬底正面形成源区金属和栅极金属，其中所述栅极金属与所述第一栅极材料电连通；在所述衬底背面形成漏极金属。7.如权利要求...

【专利技术属性】
技术研发人员：吴冬冬，
申请(专利权)人：七色堇电子科技上海有限公司，
类型：发明
国别省市：上海,31