具有锗硅源漏的MOS晶体管的制造方法技术

本发明专利技术公开了一种具有锗硅源漏的MOS晶体管的制造方法，包括步骤：步骤一、提供一硅衬底，在硅衬底的表面形成栅极结构，栅极结构的侧面形成有侧墙；步骤二、在栅极结构的两侧形成侧面具有∑形状的凹槽，包括分步骤：步骤21、形成硬掩膜层；步骤22、光刻工艺定义出凹槽的形成区域，依次对硬掩膜层和硅衬底进行刻蚀形成所述凹槽；步骤23、采用离子注入对凹槽的体积进行扩大；步骤三、在凹槽中填充锗硅外延层形成嵌入式锗硅外延层；步骤四、进行源漏注入形成源区和漏区。本发明专利技术能扩大嵌入式锗硅外延层的体积，从而能提高器件的电学性能。

【技术实现步骤摘要】
具有锗硅源漏的MOS晶体管的制造方法
本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种具有锗硅源漏的MOS晶体管的制造方法。
技术介绍
MOS晶体管特别是PMOS管的源漏区往往需要形成嵌入式锗硅外延层，嵌入式锗硅外延层能够对PMOS管的沟道区的应力进行调制从而有利于提高PMOS的载流子迁移率，从而提高PMOS管的电学性能。而且，嵌入式锗硅外延层的体积越大，越有利于PMOS管的电学性能的提升。
技术实现思路
本专利技术所要解决的技术问题是提供一种具有锗硅源漏的MOS晶体管的制造方法，能提高嵌入式锗硅外延层的体积，提高器件的电学性能。为解决上述技术问题，本专利技术提供的具有锗硅源漏的MOS晶体管的制造方法包括如下步骤：步骤一、提供一硅衬底，在所述硅衬底的表面形成栅极结构，所述栅极结构的侧面形成有侧墙。步骤二、在所述栅极结构的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：步骤21、形成硬掩膜层。步骤22、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域，依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽。步骤23、采用离子注入对所述凹槽的体积进行扩大。步骤三、本文档来自技高网...

【技术保护点】
1.一种具有锗硅源漏的MOS晶体管的制造方法，其特征在于，包括如下步骤：步骤一、提供一硅衬底，在所述硅衬底的表面形成栅极结构，所述栅极结构的侧面形成有侧墙；步骤二、在所述栅极结构的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：步骤21、形成硬掩膜层；步骤22、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域，依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽；步骤23、采用离子注入对所述凹槽的体积进行扩大；步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层，通过步骤23扩大所述凹槽的体积使所述嵌入式锗硅外延层的体积扩大，提高器件的电性；步骤四、在形成有所述嵌入式锗...

【技术特征摘要】
1.一种具有锗硅源漏的MOS晶体管的制造方法，其特征在于，包括如下步骤：步骤一、提供一硅衬底，在所述硅衬底的表面形成栅极结构，所述栅极结构的侧面形成有侧墙；步骤二、在所述栅极结构的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：步骤21、形成硬掩膜层；步骤22、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域，依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽；步骤23、采用离子注入对所述凹槽的体积进行扩大；步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层，通过步骤23扩大所述凹槽的体积使所述嵌入式锗硅外延层的体积扩大，提高器件的电性；步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构的两侧进行源漏注入形成源区和漏区。2.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：具有锗硅源漏的MOS晶体管为PMOS管。3.如权利要求2所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤一中所述栅极结构由栅介质层和多晶硅栅叠加而成。4.如权利要求3所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述栅极结构作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。5.如权利要求4所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：所述金属栅结构为HKMG。6.如权利要求1所述的具有锗硅源漏的MOS晶体管的制造方法，其特征在于：步骤一中在所述硅衬底表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，MOS晶体管形成于有源...

【专利技术属性】
技术研发人员：刘厥扬，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31