一种晶体管、堆叠晶体管及射频开关芯片制造技术

本申请公开了一种晶体管，包括在水平方向相互平行的源区和漏区，源区和漏区上设置有第一预定数量个金属层，其中，各个金属层堆叠设置，源区和漏区分别通过第二预定数量个过孔与第一层金属层连接，其中，属于源区区域的各个金属层之间通过至少一个第一过孔连接；属于漏区区域的各个金属层之间通过至少一个第二过孔连接；其中，在同一金属层中，第一过孔与第二过孔不设置于相对位置；该晶体管通过将所属源区和漏区区域上的各个金属层的连接完全错开，减少了芯片内部金属层中的金属走线面积，从电路设计的根源上减少耦合，有效的降低了插入损耗，提高了隔离度。本申请还公开了一种堆叠晶体管及射频开关芯片，也具有上述有益效果。

【技术实现步骤摘要】
一种晶体管、堆叠晶体管及射频开关芯片
本申请涉及电子元器件
，特别涉及一种晶体管，还涉及一种堆叠晶体管及射频开关芯片。
技术介绍
随着科学技术的发展，应用于智能手机的射频开关在前端模组设计中扮演着越来越重要的角色，一方面由于现代智能手机不断地追求着高速数据传输，集成了众多不同频段的移动通信技术；另一方面由于智能手机不断地追求着多功能性，提供了许多其他无线非蜂窝式通信服务，如调频收音机/移动电视、全球定位系统、蓝牙、无线局域网和无线射频标签等，其中，在这些小型设备中保证支持如此多频段和工作模式的关键元件就是射频开关。而对于射频开关，衡量其性能的参数可分为小信号和大信号指标，其中，对于小信号，插入损耗和隔离度是两个基本的指标，在对射频开关的芯片进行版图设计时，一般会尽可能地实现相对低的插入损耗和相对高的隔离度，但是两者通常相互制约，需要折中进行取舍。在制造尺寸小于几平方毫米的常规射频开关时，适合采用以下三种技术：PIN二极管、微电子机械系统(MEMS)和固态场效应晶体管(FET)，其中，固态FET包括多种基于不同材料的不同的结构，且所有这些结构都具有高速、可靠、可高度集成和功耗低等重要特点，因此该技术非常适合微型射频开关的制造。在现有技术中，是在封装上采用射频开关输入输出端口小节点接地，开关的并联通路采用大节点接地，以此来减小耦合，从而减少了射频开关的插入损耗，提高开关的隔离特性等。但是此种封装优化只是减少了封装过程中的损耗和耦合，并不能从根源上对插入损耗和隔离度进行优化。因此，如何从根源上有效降低插入损耗以及提高隔离度，进一步提升射频开关的工作性能是本领域技术人员亟待解决的问题。
技术实现思路
本申请的目的是提供一种晶体管，该晶体管通过将所属源区和漏区区域上的各个金属层的连接完全错开，减少了芯片内部金属层中的金属走线面积，从电路设计的根源上减少耦合，有效的降低了插入损耗，提高了隔离度；本申请的另一目的是提供一种堆叠晶体管及射频开关芯片，也具有上述有益效果。为解决上述技术问题，本申请提供了一种晶体管，包括在水平方向相互平行的源区和漏区，所述源区和所述漏区上设置有第一预定数量个金属层，其中，各个所述金属层堆叠设置，所述源区和所述漏区分别通过第二预定数量个过孔与第一层金属层连接，其中，属于所述源区区域的各个金属层之间通过至少一个第一过孔连接；属于所述漏区区域的各个金属层之间通过至少一个第二过孔连接；其中，在同一所述金属层中，所述第一过孔与所述第二过孔不设置于相对位置。优选的，各个所述过孔分别在所述源区和所述漏区上按照预定间隔设置。优选的，所述第一过孔的数量与所述第二过孔的数量相同。优选的，所述第一过孔的数量与所述第二过孔的数量均为一个；其中，在同一所述金属层中，所述第一过孔与所述第二过孔分别设置于所述金属层不同的两端。优选的，所述第一过孔的数量与所述第二过孔的数量均为多个；其中，在同一所述金属层中，各个所述第一过孔设置于所述金属层的前半端，各个所述第二过孔设置于所述金属层的后半端；且所述金属层的前半端与所述金属层的后半端不相对设置。优选的，各个所述第一过孔在所述金属层的前半端按照所述预定间隔设置；各个所述第二过孔在所述金属层的后半端按照所述预定间隔设置。优选的，在任意两个相邻的所述金属层中，各个所述第一过孔的设置位置的连线不与所述源区垂直；各个所述第二过孔的设置位置的连线不与所述漏区垂直。为解决上述技术问题，本申请还提供了一种堆叠晶体管，包括上述任意一种晶体管。为解决上述技术问题，本申请还提供了一种射频开关芯片，包括上述任意一种堆叠晶体管。本申请所提供的一种晶体管，包括在水平方向相互平行的源区和漏区，所述源区和所述漏区上设置有第一预定数量个金属层，其中，各个所述金属层堆叠设置，所述源区和所述漏区分别通过第二预定数量个过孔与第一层金属层连接，其中，属于所述源区区域的各个金属层之间通过至少一个第一过孔连接；属于所述漏区区域的各个金属层之间通过至少一个第二过孔连接；其中，在同一所述金属层中，所述第一过孔与所述第二过孔不设置于相对位置可见，本申请所提供的晶体管，将所属源区和漏区区域上的各个金属层的连接完全错开，即在同一金属层之间，所属源区的过孔与所属漏区的过孔不相对设置，由此，源区上的金属线和漏区上的金属线之间的距离将会增大，金属层之间金属线的整体走线面积也将有效减少，因而相对减少了源区和漏区所在区域上对应的金属层之间因金属线产生的寄生电容和寄生电阻，有效的从电路设计的根源上减少了耦合，从而降低了插入损耗，提高了隔离度，进一步提升了其工作性能。本申请所提供的一种堆叠晶体管和射频开关芯片，也具有上述有益效果，在此不再赘述。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术一种晶体管的物理层及寄生电阻关系版图；图2为现有技术一种晶体管的物理层及寄生电容关系版图；图3为现有技术中一种晶体管版图设计的俯视图；图4为本申请所提供的一种晶体管版图设计的俯视图；图5为本申请所提供的另一种晶体管版图设计的俯视图；图6为本申请所提供的再一种晶体管版图设计的俯视图；图7为本申请所提供的又一种晶体管版图设计的侧视图；图8为本申请所提供的一种堆叠晶体管版图设计的俯视图。具体实施方式本申请的核心是提供一种晶体管，该晶体管通过将所属源区和漏区区域上的各个金属层的连接完全错开，减少了芯片内部金属层中的金属走线面积，从电路设计的根源上减少耦合，有效的降低了插入损耗，提高了隔离度；本申请的另一核心是提供一种堆叠晶体管以及射频开关芯片，也具有上述有益效果。为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。一般情况下，插入损耗和隔离度是衡量射频开关工作性能的两个基本指标，插入损耗是在开关处于闭合状态下，传输线路中由于插入开关而引起的信号功率的损耗；隔离度是在开关处于断开状态下，传输线路中由于开关不理想而引起的信号功率的泄漏损耗。其中，上述插入损耗IL可表示为输入功率Pin与输出功率Pout之比：而对于仅包含单管的单刀单掷开关而言，当开关导通时，FET工作在深线性区域，可将其等效为一个串联电阻，此时，插入损耗主要由开关闭合状态下的导通电阻Ron所决定，可表示为：其中，ZO为特征阻抗，其取值可根据射频开关的特性设定。进一步，上述隔离度可表示为输入功率Pin与泄漏功率Pleakage之比：而对于仅包含单管的单刀双掷开关而言，当开关断开时，FET工作在截止状态，FET的栅极、漏极和源极之间存在寄生电容，可将其等效为一个串联电容，此时，隔离度Iso主要由开关关断状态下的关断电容Coff所决定，可表示为：其中，ω为栅宽。进一步，基于上述考虑的工艺物理层的寄生耦合以外，在晶体管的版本文档来自技高网...

【技术保护点】
1.一种晶体管，包括在水平方向相互平行的源区和漏区，所述源区和所述漏区上设置有第一预定数量个金属层，其中，各个所述金属层堆叠设置，所述源区和所述漏区分别通过第二预定数量个过孔与第一层金属层连接，其特征在于，属于所述源区区域的各个金属层之间通过至少一个第一过孔连接；属于所述漏区区域的各个金属层之间通过至少一个第二过孔连接；其中，在同一所述金属层中，所述第一过孔与所述第二过孔不设置于相对位置。

【技术特征摘要】
1.一种晶体管，包括在水平方向相互平行的源区和漏区，所述源区和所述漏区上设置有第一预定数量个金属层，其中，各个所述金属层堆叠设置，所述源区和所述漏区分别通过第二预定数量个过孔与第一层金属层连接，其特征在于，属于所述源区区域的各个金属层之间通过至少一个第一过孔连接；属于所述漏区区域的各个金属层之间通过至少一个第二过孔连接；其中，在同一所述金属层中，所述第一过孔与所述第二过孔不设置于相对位置。2.如权利要求1所述的晶体管，其特征在于，各个所述过孔分别在所述源区和所述漏区上按照预定间隔设置。3.如权利要求1所述的晶体管，其特征在于，所述第一过孔的数量与所述第二过孔的数量相同。4.如权利要求3所述的晶体管，其特征在于，所述第一过孔的数量与所述第二过孔的数量均为一个；其中，在同一所述金属层中，所述第一过孔与所述第二过孔分别设置于所述金属层不同的...

【专利技术属性】
技术研发人员：钟立平，张志浩，章国豪，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：广东,44