纳米线围栅MOS器件及其制备方法技术

本发明专利技术提供了一种纳米线围栅MOS器件及其制备方法。该方法在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管制造工艺兼容。

【技术实现步骤摘要】
纳米线围栅MOS器件及其制备方法
本专利技术涉及半导体
，具体而言，涉及一种纳米线围栅MOS器件及其制备方法。
技术介绍
在先进CMOS制造中，纳米线沟道与环栅结合的方式成为解决<5nm以下制程的热点技术。目前纳米线围栅MOS器件主要包括两种制备方法：第一种方法是采用外延生长的方式在衬底上生长出Si/GeSi的叠层，然后通过选择性腐蚀其中的GeSi留下Si的纳米线。其优点为工艺与FinFet工艺类似，但局限性为外延工艺的晶格缺陷要多于体硅，尤其是多层交替外延后比较难以保证外延层的晶格完美无缺，因此器件性能会收到影响。第二种方法是采用直接刻蚀衬底硅的方法(各向异性刻蚀与各向同性刻蚀交替)形成凸凹侧壁的硅条，再采用氧化的方法来形成彼此独立的纳米线。该方法做出沟道为衬底自身的单晶硅，质量比前者强，但是在替代的假栅刻蚀过程中纳米线之间的假栅材质容易残留，从而导致假栅刻蚀后的侧墙工艺(spacer无法完全覆盖住侧壁，假栅去除工艺步骤会沿着残留通道一致腐蚀形成空洞，高K金属栅回填时会填满这些空洞，会导致有效栅长偏长，并在源漏间产生寄生电容，影响器件性能。
技术实现思路
本专利技术的主要目的在于提供一种纳米线围栅MOS器件及其制备方法，以解决现有技术中在制备纳米线围栅MOS器件时假栅刻蚀过程中纳米线之间的假栅材质容易残留的问题。为了实现上述目的，根据本专利技术的一个方面，提供了一种纳米线围栅MOS器件的制备方法，包括以下步骤：S1，对衬底进行刻蚀，形成纳米线堆叠，沿垂直于衬底的方向上纳米线堆叠中相邻的纳米线之间具有凹槽；S2，采用化学气相沉积工艺将介电材料填充到凹槽中，形成包裹纳米线的鳍结构，纳米线的堆叠方向为鳍结构的高度方向，介电材料；S3，形成跨鳍结构的假栅，鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅覆盖第二鳍体段，纳米线具有被第一鳍体段包裹的第一区域、被第二鳍体段包裹的第二区域以及被第三鳍体段包裹的第三区域；S4，去除第一鳍体段和第三鳍体段，以使纳米线中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极；S5，去除假栅及第二鳍体段，以使纳米线中的第二区域裸露，并绕第二区域的外周形成栅堆叠结构。进一步地，采用高深宽比填充工艺或原子层沉积工艺填充介电材料，优选介电材料为SiO2。进一步地，步骤S2包括以下步骤：S21，在刻蚀后的衬底上沉积介电材料，以使部分介电材料填充于凹槽中；S22，对除了填充于凹槽之外的介电材料进行各向异性刻蚀，以得到包裹纳米线的鳍结构。进一步地，步骤S3包括以下步骤：S31，在刻蚀后的衬底上沉积假栅材料，以形成假栅预备层，假栅预备层的上表面高于鳍结构的上表面；S32，刻蚀假栅预备层，以形成位于第二鳍体段上方的凸起部，凸起部的延伸方向垂直于鳍结构的延伸方向；S33，形成包裹凸起部的掩膜层，掩膜层具有覆盖于凸起部两侧表面的侧墙，假栅预备层在凸起部的两侧具有未被掩膜层覆盖的裸露表面；S34，刻蚀去除裸露表面对应的部分预备层，以形成覆盖第二鳍体段的假栅。进一步地，在步骤S4中，采用缓冲氧化物刻蚀液腐蚀去除第一鳍体段和第三鳍体段。进一步地，步骤S5包括以下步骤：S51，在刻蚀后的衬底上沉积绝缘材料并进行平坦化处理，以使绝缘材料包裹纳米线中的第一区域和第三区域，并使假栅对应第二鳍体段的部分表面裸露；S52，依次刻蚀去除假栅和第二鳍体段，以使纳米线中的第二区域裸露；S53，绕第二区域的外周形成栅堆叠结构。进一步地，在步骤S52中，采用TMHA溶液选择性腐蚀去除假栅，采用缓冲氧化物刻蚀液腐蚀去第二鳍体段。进一步地，在步骤S53中，顺序绕第二区域的外周形成高K介质层和栅极。根据本专利技术的另一方面，提供了一种纳米线围栅MOS器件，包括：衬底；纳米线堆叠，位于衬底上，纳米线堆叠中的纳米线包括沿长度方向顺次连接的第一区域、第二区域和第三区域；栅堆叠结构，环绕第二区域设置；以及源/漏极，位于第一区域和第三区域中。进一步地，栅堆叠结构包括高K介质层和栅极，高K介质层环绕第二区域设置，栅极环绕高K介质层设置。应用本专利技术的技术方案，提供了一种纳米线围栅MOS器件的制备方法，由于该方法在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，由于现有技术中在形成假栅时，相邻纳米线之间的凹槽中会填充有假栅材料，而在之后刻蚀去除假栅的步骤中，凹槽之中的假栅材料无法被完全去除，从而导致假栅材料在凹槽中的残留；而本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，从而能够分别通过两个步骤分别对假栅材料与填充凹槽的介电材料进行刻蚀，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管(FinFet)制造工艺兼容。附图说明构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1示出了在本申请实施方式所提供的纳米线围栅MOS器件的制备方法中，对衬底进行刻蚀以形成凹槽堆叠后的基体剖面结构示意图；图2示出了对图1所示的凹槽堆叠进行热氧化以形成纳米线堆叠后的基体剖面结构示意图；图3示出了在图2所示的刻蚀后的衬底上沉积介电材料以使部分介电材料填充于凹槽中后的基体剖面结构示意图；图4示出了对图3所示的除了填充于凹槽之外的介电材料进行各向异性刻蚀以得到包裹纳米线的鳍结构后的基体剖面结构示意图；图5示出了去除图4所示的第一硬掩膜后的基体剖面结构示意图；图6示出了在图5所示的刻蚀后的衬底上沉积假栅材料以形成假栅预备层后的基体剖面结构示意图；图7示出了刻蚀图6所示的假栅预备层以形成位于第二鳍体段上方的凸起部后的基体剖面结构示意图；图8示出了图7所示的基体在A-A′方向的断面结构示意图；图9示出了在图7所示的假栅预备层上形成第三硬掩膜后的基体剖面结构示意图；图10示出了图9所示的基体在A-A′方向的断面结构示意图；图11示出了形成包裹图9所示的凸起部的掩膜层后的基体剖面结构示意图；图12示出了图11所示的基体在A-A′方向的断面结构示意图；图13示出了刻蚀去除图11所示的裸露表面对应的部分预备层以形成覆盖第二鳍体段的假栅后的基体剖面结构示意图；图14示出了图13所示的基体在A-A′方向的断面结构示意图；图15示出了去除图14所示的第一鳍体段和第三鳍体段以使纳米线中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极后的基体剖面结构示意图；图16示出了图15所示的基体在B-B′方向的断面结构示意图；图17示出了在图15所示的刻蚀后的衬底上沉积绝缘材料并进行平坦化处理后的基体剖面结构示意图；图18示出了图17所示的基体在B-B′方向的断面结构示意图；图19示出了依次刻蚀去除图17所示的假栅和第二鳍体段以使纳米线中的第二区域裸露后的基体剖面结构示意图；图20示本文档来自技高网...

【技术保护点】
1.一种纳米线围栅MOS器件的制备方法，其特征在于，包括以下步骤：S1，对衬底(100)进行刻蚀，形成纳米线堆叠，沿垂直于所述衬底(100)的方向上所述纳米线堆叠中相邻的纳米线(130)之间具有凹槽(120)；S2，采用化学气相沉积工艺将介电材料(140)填充到所述凹槽(120)中，形成包裹所述纳米线(130)的鳍结构(141)，所述纳米线(130)的堆叠方向为所述鳍结构(141)的高度方向，所述介电材料(140)；S3，形成跨所述鳍结构(141)的假栅(152)，所述鳍结构(141)由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，所述假栅(152)覆盖所述第二鳍体段，所述纳米线(130)具有被所述第一鳍体段包裹的第一区域、被所述第二鳍体段包裹的第二区域以及被所述第三鳍体段包裹的第三区域；S4，去除所述第一鳍体段和所述第三鳍体段，以使所述纳米线(130)中的所述第一区域和所述第三区域裸露，并在所述第一区域和所述第三区域中形成源/漏极(190)；S5，去除所述假栅(152)及所述第二鳍体段，以使所述纳米线(130)中的所述第二区域裸露，并绕所述第二区域的外周形成栅堆叠结构(210)。...

【技术特征摘要】
1.一种纳米线围栅MOS器件的制备方法，其特征在于，包括以下步骤：S1，对衬底(100)进行刻蚀，形成纳米线堆叠，沿垂直于所述衬底(100)的方向上所述纳米线堆叠中相邻的纳米线(130)之间具有凹槽(120)；S2，采用化学气相沉积工艺将介电材料(140)填充到所述凹槽(120)中，形成包裹所述纳米线(130)的鳍结构(141)，所述纳米线(130)的堆叠方向为所述鳍结构(141)的高度方向，所述介电材料(140)；S3，形成跨所述鳍结构(141)的假栅(152)，所述鳍结构(141)由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，所述假栅(152)覆盖所述第二鳍体段，所述纳米线(130)具有被所述第一鳍体段包裹的第一区域、被所述第二鳍体段包裹的第二区域以及被所述第三鳍体段包裹的第三区域；S4，去除所述第一鳍体段和所述第三鳍体段，以使所述纳米线(130)中的所述第一区域和所述第三区域裸露，并在所述第一区域和所述第三区域中形成源/漏极(190)；S5，去除所述假栅(152)及所述第二鳍体段，以使所述纳米线(130)中的所述第二区域裸露，并绕所述第二区域的外周形成栅堆叠结构(210)。2.根据权利要求1所述的制备方法，其特征在于，采用高深宽比填充工艺或原子层沉积工艺填充所述介电材料(140)，优选所述介电材料(140)为SiO2。3.根据权利要求1或2所述的制备方法，其特征在于，所述步骤S2包括以下步骤：S21，在刻蚀后的所述衬底(100)上沉积所述介电材料(140)，以使部分所述介电材料(140)填充于所述凹槽(120)中；S22，对除了填充于所述凹槽(120)之外的所述介电材料(140)进行各向异性刻蚀，以得到包裹所述纳米线(130)的所述鳍结构(141)。4.根据权利要求1所述的制备方法，其特征在于，所述步骤S3包括以下步骤：S31，在刻蚀后的所述衬底(100)上沉积假栅材料，以形成假栅预备层(150)，所述假栅预备层(150)的上表面高于所述鳍结构(141)的上表面；S32，刻蚀所述假栅预备层(150...

【专利技术属性】
技术研发人员：李俊杰，徐秋霞，周娜，殷华湘，贺晓彬，李俊峰，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11