半导体结构及其制造方法技术

一种半导体结构，包含栅极、栅绝缘层、通道层、保护层、以及源极与漏极。栅极设置于基底上。栅绝缘层设置于栅极上，且具有凹部。通道层设置于凹部内。保护层覆盖通道层及栅绝缘层上，保护层的材料包含氧化铝、氧化硅或氮化硅，且保护层的厚度小于20纳米。源极与漏极设置于保护层上。半导体结构的制造方法亦被提出。

Semiconductor Structure and Its Manufacturing Method

A semiconductor structure comprises a gate, a gate insulating layer, a channel layer, a protective layer, and a source and a drain. The gate is set on the base. The gate insulating layer is arranged on the gate and has a concave part. The channel layer is arranged in the concave part. The protective layer covers the channel layer and gate insulation layer. The protective layer consists of alumina, silicon oxide or silicon nitride, and the thickness of the protective layer is less than 20 nanometers. The source and drain poles are arranged on the protective layer. Manufacturing methods of semiconductor structures have also been proposed.

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术涉及一种半导体及其制造方法，且特别涉及一种半导体结构及其制造方法。
技术介绍
在现有的薄膜晶体管阵列基板上，多采用非晶硅(amorphoussilicon,a-Si)薄膜晶体管或低温多晶硅(Low-temperaturepolycrystallinesilicon,LTPS)薄膜晶体管作为各个子像素的开关元件。由于非晶硅薄膜晶体管的载子迁移率(mobility)较低，例如小于0.5cm2/(V·s)，因此已无法满足高分辨率显示的需求，而逐渐被市场淘汰。低温多晶硅薄膜晶体管虽然具有较高的载子迁移率，例如50～150cm2/(V·s)，但其结晶控制难度较大，导致工艺复杂，成本高，且在大尺寸显示中存在均匀性差、良品率低等问题。近年来，有研究指出钙钛矿材料的载子移动率可达数十至数百cm2/(V·s)，因此，以钙钛矿制作的薄膜晶体管，具有高性能、材料便宜、且易于大尺寸成长结晶的优势。然而，钙钛矿结晶容易溶于水或其他溶液中，因此无法通过一般图案化薄膜晶体管的工艺，例如湿式蚀刻工艺，进行图案化。
技术实现思路
本专利技术的一实施例的半导体结构的制造方法，包含以下步骤：形成栅极于基底上；形成栅绝缘层于栅极上，其中栅绝缘层具有凹部；形成通道层于凹部内；形成保护层于通道层及栅绝缘层上；以及形成源极与漏极于保护层上。保护层的材料包含氧化铝、氧化硅或氮化硅。保护层的厚度小于20纳米。在本专利技术的一实施例中，上述的制造方法还包含以下步骤：形成电容电极于基底上；以及形成钝化层于源极、漏极或电容电极上。通道层的材料包含钙钛矿。在本专利技术的一实施例中，上述的钝化层的一部分以及保护层的一部分位于像素电极及电容电极之间。本专利技术的一实施例的半导体结构，包含栅极设置于基底上、栅绝缘层设置于栅极上，栅绝缘层具有凹部、通道层设置于凹部内、保护层覆盖通道层及栅绝缘层上、以及源极与漏极设置于保护层上。保护层的材料包含氧化铝、氧化硅或氮化硅。保护层的厚度小于20纳米。在本专利技术一实施例的半导体结构及其制造方法中，由于在栅绝缘层上形成凹部，再将通道层图案化于凹部内。如此一来，半导体结构可以克服钙钛矿无法通过一般工艺进行图案化的问题，并实现以具有高载子移动率的钙钛矿做为通道层，提升半导体结构的性能。另外，通过使用现有的薄膜晶体管工艺设备，成长通道层，可以简化半导体结构的制造方法、节省成本并提升工艺的效率。此外，保护层形成于通道层上，以保护通道层不受后续工艺的影响，避免受到损害、提升制造良率。另外，保护层还具有超薄厚度，可以进一步降低源极/漏极与通道层的接触电阻值，通过穿隧效应，使源极/漏极欧姆接触通道层，提升半导体结构的性能。本专利技术的目的之一为提升半导体结构的性能。本专利技术的目的之一为克服钙钛矿无法通过湿式蚀刻工艺进行图案化的问题。本专利技术的目的之一为避免半导体结构于工艺中受到损害。本专利技术的目的之一为提升半导体结构的制造良率。本专利技术的目的之一为简化半导体结构的制造方法并节省成本。本专利技术的目的之一为减少半导体结构的照光、漏光及漏电的现象。本专利技术的目的之一为提升大尺寸显示器的显示品质。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。附图说明图1A至图1J为本专利技术一实施例的半导体结构的制造方法的剖面示意图。图2为本专利技术一实施例的像素结构的俯视图。附图标记说明：100：半导体结构110：基底120：栅绝缘层120a：栅绝缘材料122：凹部130：半导体通道材料140：保护层150：钝化层152：贯孔160：电容电极170：像素电极180：遮光层A-A’：剖面线D：漏极DL：数据线G：栅极H：厚度PX：像素结构S：源极SE：通道层SL：扫描线具体实施方式图1A至图1J为本专利技术一实施例的半导体结构的制造方法的剖面示意图。图2为本专利技术一实施例的像素结构的俯视图。在此需注意的是，图1A至图1J为沿着图2所示的剖面线A-A’的制造流程的示意图，且为求清楚表示与便于说明，对图1A至图1J中的各分层或元件的厚度或比例做适度地放大或缩小，并不代表各分层或元件的实际厚度或比例。请先参考图1A，在本实施例中，形成栅极G于基底110上。基底110的材质可为玻璃、石英、有机聚合物、不透光和/或反射材料，例如：导电材料、金属、晶圆、陶瓷，或是其他适用的材料。根据其他实施例，可在基底110的表面上进一步形成一层绝缘层(未示出)，以作为缓冲层。在本实施例中，在形成栅极G的步骤中，包含：例如是先沉积一层导电层(未示出)，之后再以光刻以及蚀刻程序图案化上述的导电层，以形成栅极G，但本专利技术不以此为限。另外，在形成栅极G的同时，也可以同时定义出与栅极G电性连接的扫描线SL(示出于图2)。此外，在上述形成栅极G的步骤中，还可以同时形成电容电极160于基底110上。基于导电性的考量，栅极G以及电容电极160一般是使用金属材料，但本专利技术不以此为限。在其他实施例中，栅极G以及电容电极160也可以使用其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它合适的材料、或是金属材料与其他导电材料的堆叠层。接着，请参考图1B以及图1C，形成栅绝缘层120于栅极G上。请参考图1B，形成上述栅绝缘层120的步骤包含：先形成栅绝缘材料120a于栅极G以及电容电极160上，其中，栅绝缘材料120a的厚度例如为400纳米，但本专利技术不以此为限。之后，请参考图1C，再以光刻以及蚀刻工艺图案化上述的栅绝缘材料120a，以形成栅绝缘层120。在本实施例中，栅绝缘层120具有凹部122。凹部122对位重叠栅极G。栅绝缘层120的材料包含无机材料，例如：氧化硅、氮化硅、氮氧化硅、其他合适的材料、或上述至少二种材料的堆叠层。栅绝缘层120的材料还可以包含有机材料、或其它合适的材料、或上述的组合。再来，请参考图1D以及图1E，形成通道层SE于凹部122内。请参考图1D，形成上述通道层SE的步骤包含：先形成半导体通道材料130于栅绝缘层120上。在本实施例中，半导体通道材料130举例是整面地覆盖栅绝缘层120，并填入凹部122内。之后，请参考图1E，将凹部122以外的半导体通道材料130去除，以形成通道层SE于凹部122内，在本实施例中，通道层SE举例是完全位于凹部122内，但本专利技术不以此为限。如此，可以通过使用现有的薄膜晶体管工艺设备，大面积的成长半导体通道材料130，再通过一次蚀刻工艺以图案化通道层SE。因此，可以简化工艺、降低投资设备的成本、并提升工艺的效率。在本实施例中，半导体通道材料130与通道层SE的材料可包含钙钛矿。钙钛矿包含具有钙钛矿型结晶结构的材料，其可以是有机无机混成的具有钙钛矿型结晶结构的材料，或是无机的具有钙钛矿型结晶结构的材料。在本实施例中，钙钛矿可具有以下式(I)表示的结构：ABX3(I)其中，当A为有机官能时，A包括RNH3或NH3RNH3，R代表烷烃基或芳香烃基；当A为无机元素时，A包括M+，M代表周期表的IA或IIA族元素。B包括D2+，D代表周期表的IB、IIB、VIIIB或IVA族元素。X3为一元卤族阴离子或多元卤族阴离子的组合。在本实施例中，上述的A包含钠(Na+)、钾(K+)、铯(Cs+)或钡(Ba+)；本文档来自技高网...

【技术保护点】
1.一种半导体结构的制造方法，包含：形成一栅极于一基底上；形成一栅绝缘层于该栅极上，其中该栅绝缘层具有一凹部；形成一通道层于该凹部内；形成一保护层于该通道层及该栅绝缘层上，其中该保护层的材料包含氧化铝、氧化硅或氮化硅，该保护层的厚度小于20纳米；以及形成一源极与一漏极于该保护层上。

【技术特征摘要】
2018.05.07 TW 1071154791.一种半导体结构的制造方法，包含：形成一栅极于一基底上；形成一栅绝缘层于该栅极上，其中该栅绝缘层具有一凹部；形成一通道层于该凹部内；形成一保护层于该通道层及该栅绝缘层上，其中该保护层的材料包含氧化铝、氧化硅或氮化硅，该保护层的厚度小于20纳米；以及形成一源极与一漏极于该保护层上。2.如权利要求1所述的半导体结构的制造方法，还包含：形成一电容电极于该基底上；以及形成一钝化层于该源极、该漏极或该电容电极上，其中该通道层的材料包含钙钛矿，其中该通道层完全位于该凹部内。3.如权利要求2所述的半导体结构的制造方法，其中一像素电极位于该钝化层上并电性连接于该漏极。4.如权利要求3所述的半导体结构的制造方法，其中该钝化层的一部分以及该保护层的一部分位于该像素电极及该电容电极之间。5.如权利要求4所述的半...

【专利技术属性】
技术研发人员：李欣浤，詹钧翔，范铎正，蔡庭玮，江启圣，蔡旻锦，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71