一种超低正向压降的Trench肖特基器件制造技术

本实用新型专利技术属于半导体器件的制造技术领域，涉及一种超低正向压降的Trench肖特基器件，半导体基板包括位于上方的漂移区以及位于下方的衬底，衬底邻接漂移区，漂移区的上表面形成半导体基板的第一主面，衬底的下表面形成半导体基板的第二主面；在有源区内，半导体基板内设有若干个均匀分布的沟槽，沟槽从第一主面指向第二主面的方向上，穿过漂移区延伸到衬底内；在相邻的过渡区和终端区内，半导体基板内设有一个宽沟槽，宽沟槽从第一主面指向第二主面的方向上，穿过漂移区延伸到衬底内；在终端区内，半导体基板的第一主面上淀积有钝化层；本实用新型专利技术通过采用较深沟槽结构，使器件具有更低的正向压降，从而降低正向导通功耗和降低成本。

A Trench Schottky Device with Ultra-Low Forward Voltage Drop

The utility model belongs to the field of manufacturing technology of semiconductor devices, and relates to a Trench Schottky device with ultra-low forward voltage drop. The semiconductor substrate comprises a drift region at the top and a substrate at the bottom. The substrate is adjacent to the drift region. The upper surface of the drift region forms the first main surface of the semiconductor substrate, and the lower surface of the substrate. The second main surface of the semiconductor substrate is formed; in the active region, there are several uniformly distributed grooves in the semiconductor substrate, which extend from the first main surface to the second main surface through the drift region to the substrate; in the adjacent transition region and the terminal region, there is a wide groove in the semiconductor substrate, and the wide groove extends from the first main surface to the second main surface. In the terminal area, passivation layer is deposited on the first main surface of the semiconductor substrate; the device has a lower forward voltage drop by adopting a deep groove structure, thereby reducing the forward power consumption and reducing the cost.

【技术实现步骤摘要】
一种超低正向压降的Trench肖特基器件
本技术涉及一种肖特基器件，具体是一种超低正向压降的Trench肖特基器件，属于半导体器件的制造

技术介绍
在功率半导体器件领域，传统肖特基二极管利用金属-半导体的肖特基接触实现了较好的整流特性，但应对中高压器件的耐压要求，传统的肖特基二极管因金属-半导体肖特基势垒较低且随温度变化较大，因此不再广泛适用，这些年出现了另一类型的肖特基二极管器件，它们采用Trench沟槽结构，在沟槽内壁生长一定厚度的绝缘氧化层，并用导电多晶硅填充沟槽，使得导电多晶硅、绝缘氧化层、半导体基板材料三者形成一个电容板结构，当器件需要耐压工作时，半导体基板施加一个相对于导电多晶硅的高电位，从而在半导体基板靠近沟槽的附近耦合出相反于半导体掺杂类型的电荷，进一步在反偏电压的作用下形成耗尽层，当相邻两个耗尽层尚未接触之前，半导体基板上施加的电压由器件的阳极金属与半导体基板形成的肖特基势垒所承担，而通过控制相邻沟槽的距离、沟槽内绝缘氧化层的厚度以及半导体基板的电阻率都可以决定相邻耗尽层在多高的电压下可以接触，一旦耗尽层接触连接在一起，那半导体基板电压则就会由耗尽层来承担，因此，Trench肖特基二极管具有较高的反向击穿电压，在保持普通肖特基二极管反向击穿电压不变的情况下，还可降低正向压降。对于Trench肖特基二极管来说，进一步提高耐压能力，并降低正向压降，同时降低制造成本是本行业设计着致力完成的目标。
技术实现思路
本技术的目的是克服现有技术中存在的问题，提供一种超低正向压降的Trench肖特基器件，通过采用较深沟槽结构，使器件具有更低的正向压降，从而降低正向导通功耗和降低成本。为实现以上技术目的，本技术的技术方案是：一种超低正向压降的Trench肖特基器件，包括位于半导体基板的有源区和终端区，在所述肖特基器件的俯视平面上，所述有源区位于半导体基板的中心区，终端区位于有源区的外圈并环绕包围所述有源区；在所述肖特基器件的截面上，所述半导体基板包括位于上方的漂移区以及位于下方的衬底，所述衬底邻接漂移区，漂移区的上表面形成半导体基板的第一主面，衬底的下表面形成半导体基板的第二主面；其特征在于：在有源区内，半导体基板内设有若干个均匀分布的沟槽，所述沟槽从半导体基板的第一主面指向第二主面的方向上，穿过漂移区延伸到衬底内；在过渡区及与过渡区相邻的终端区内，半导体基板内设有一个宽沟槽，所述宽沟槽从半导体基板的第一主面指向第二主面的方向上，穿过漂移区延伸到衬底内；在终端区内，半导体基板的第一主面上淀积有钝化层。进一步地，在有源区内，所述沟槽内填充有厚氧化层及厚氧化层包裹的有源区多晶硅。进一步地，在有源区内，在半导体基板的第一主面上依次淀积有TI/TIN层和金属层，且TI/TIN层与所述沟槽内的有源区多晶硅接触。进一步地，所述宽沟槽内填充有厚氧化层，所述厚氧化层形成的槽内填充有过渡区多晶硅及与过渡区多晶硅邻接的终端区多晶硅，且宽沟槽内的过渡区多晶硅与TI/TIN层接触。为了进一步实现以上技术目的，本技术还提出一种超低正向压降的Trench肖特基器件的制造方法，其特征在于，包括如下步骤：步骤一.提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面与第二主面，在第一主面与第二主面间包括漂移区以及位于所述漂移区下方的衬底；步骤二.利用硬掩膜层的遮挡，对半导体基板的第一主面进行各向异性干法刻蚀，以在漂移区内形成沟槽及宽沟槽，所述沟槽和宽沟槽穿过漂移区并延伸到衬底内；步骤三.去除上述第一主面上的硬掩膜层，并在半导体基板的第一主面以及上述沟槽和宽沟槽内生长一层绝缘氧化层；步骤四.在上述第一主面上淀积导电多晶硅，所述导电多晶硅覆盖在第一主面的绝缘氧化层上，并填充在沟槽和宽沟槽内；步骤五.选择性地刻蚀上述导电多晶硅，去除厚氧化层上的导电多晶硅，以得到位于有源区沟槽内的有源区多晶硅、位于过渡区宽沟槽内的过渡区多晶硅及终端区宽沟槽内与过渡区多晶硅相邻的终端区多晶硅；步骤六.选择性地腐蚀上述绝缘氧化层，得到位于沟槽和宽沟槽内的厚氧化层；步骤七.在半导体基板的第一主面上淀积一层TI/TIN层，并进行退火；步骤八.在上述TI/TIN层上淀积一层金属层；步骤九.在光刻板的遮挡下，选择性刻蚀金属层和TI/TIN层，去除终端区的金属层和TI/TIN层；步骤十.在半导体基板的第一主面上淀积钝化层，在光刻板的遮挡下，选择性地刻蚀钝化层，以得到位于终端区和过渡区的钝化层；步骤十一.对半导体基板的第二主面进行减薄后，并淀积背面金属。进一步地，刻蚀沟槽和宽沟槽的过程中，先在半导体基板的第一主面上淀积硬掩膜层，并选择性地掩蔽刻蚀所述硬掩膜层，以得到所需的硬掩膜窗口，所述硬掩膜窗口贯通硬掩膜层，利用硬掩膜窗口的的掩蔽，进行刻蚀得到沟槽和宽沟槽。进一步地，所述金属层包括Al层、Si层和Cu层，所述背面金属包括Ti层、Ni层和Ag层。进一步地，所述硬掩膜层包括LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。本技术具有以下优点：1）本技术应用电荷耦合平衡原理，通过采用较深沟槽结构，能够提高Trench肖特基二极管的反向击穿电压，在保持与现有器件的反向击穿电压相当的情况下，可采用较高的外延掺杂浓度和较薄的外延厚度，使漂移区分担较小的耐压，因此，本技术Trench肖特基器件具有更低的正向压降；2）本技术终端区和元胞区为相同的结构，均采用深沟槽结构，深沟槽结构（沟槽和宽沟槽）与现有器件终端的多个耐压环的耐压能力相当，而终端长度大大减小，终端占整个器件的比例大大减小，（如100V器件为例，终端长度可以减少到10um以内，终端面积减少为原来的30%），从而增加有效元胞面积，进一步降低了器件的正向压降；3）与现有肖特基器件制造工艺相比，本技术制造方法共需要3层光刻，比现有器件减少一层光刻，制造工艺更简单，有效降低了成本；2）本技术肖特基器件制造工艺与现有半导体制造工艺兼容。附图说明附图是用来提供对本技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本技术，但并不构成对本技术的限制。在附图中：图1为本技术实施例1的结构示意图。图2为本技术实施例1半导体基板的结构示意图。图3为本技术实施例1硬掩膜层的结构示意图。图4为本技术实施例1形成沟槽和宽沟槽的结构示意图。图5为本技术实施例1淀积绝缘氧化层的结构示意图。图6为本技术实施例1淀积导电多晶硅的结构示意图。图7为本技术实施例1形成厚氧化层、有源区多晶硅、过渡区多晶硅及终端区多晶硅的结构示意图。图8为本技术实施例1淀积Ti/TiN层和金属层的结构示意图。图9为本技术实施例1刻蚀Ti/TiN层和金属层后的结构示意图。图10为本技术实施例1淀积钝化层的结构示意图。图11为本技术实施例1刻蚀钝化层后的结构示意图。附图标记说明：001—有源区；002—终端区；003—过渡区；004—第一主面；005—第二主面；1—衬底；2—漂移区；3—沟槽；4—宽沟槽；5—厚氧化层；6—有源区多晶硅；7—TI/TIN层；8—金属层；9—终端区多晶硅；10—过渡区多晶硅；11—钝化层；1本文档来自技高网...

【技术保护点】
1.一种超低正向压降的Trench肖特基器件，包括位于半导体基板上的有源区和终端区，在所述肖特基器件的俯视平面上，所述有源区位于半导体基板的中心区，终端区位于有源区的外圈并环绕包围所述有源区；在所述肖特基器件的截面上，所述半导体基板包括位于上方的漂移区以及位于下方的衬底，所述衬底邻接漂移区，漂移区的上表面形成半导体基板的第一主面，衬底的下表面形成半导体基板的第二主面；其特征在于：在有源区内，半导体基板内设有若干个均匀分布的沟槽，所述沟槽从半导体基板的第一主面指向第二主面的方向上，穿过漂移区延伸到衬底内；在过渡区及与过渡区相邻的终端区内，半导体基板内设有一个宽沟槽，所述宽沟槽从半导体基板的第一主面指向第二主面的方向上，穿过漂移区延伸到衬底内；在终端区内，半导体基板的第一主面上淀积有钝化层。

【技术特征摘要】
1.一种超低正向压降的Trench肖特基器件，包括位于半导体基板上的有源区和终端区，在所述肖特基器件的俯视平面上，所述有源区位于半导体基板的中心区，终端区位于有源区的外圈并环绕包围所述有源区；在所述肖特基器件的截面上，所述半导体基板包括位于上方的漂移区以及位于下方的衬底，所述衬底邻接漂移区，漂移区的上表面形成半导体基板的第一主面，衬底的下表面形成半导体基板的第二主面；其特征在于：在有源区内，半导体基板内设有若干个均匀分布的沟槽，所述沟槽从半导体基板的第一主面指向第二主面的方向上，穿过漂移区延伸到衬底内；在过渡区及与过渡区相邻的终端区内，半导体基板内设有一个宽沟槽，所述宽沟槽从半导体基板的第一主面指向第二主面的方向上，穿过漂移区延伸到衬底内；在终端区内，半导体基板的第一主面上淀积有钝化层。2.根据权利要...

【专利技术属性】
技术研发人员：刘锋，周祥瑞，殷允超，
申请(专利权)人：江苏捷捷微电子股份有限公司，
类型：新型
国别省市：江苏,32