The present application discloses a GaN transistor and a manufacturing method thereof. The GaN transistor includes: a substrate; a GaN layer on the substrate; a barrier layer on the GaN layer; at least one second composite layer on the barrier layer; and a gate electrode, a source electrode and a drain electrode on the barrier layer, and the gate electrode on the source. Between the electrode and the drain electrode, the at least one second composite layer comprises a stacked second doping layer and a second insertion layer, the first part of the drain electrode is in contact with the at least one second doping layer, and the second part of the drain electrode is in contact with the potential barrier layer. The second composite layer in the GaN transistor makes the GaN layer in the on-state and effectively injects holes in the cut-off state, releases the captured electrons, restrains the increase of the dynamic on-resistance of the transistor, increases the stability of the dynamic resistance and improves the reliability of the GaN transistor.
【技术实现步骤摘要】
氮化镓晶体管及其制造方法
本公开涉及半导体领域，更具体地，涉及一种氮化镓晶体管及其制造方法。
技术介绍
与硅、砷化镓等半导体材料相比，宽禁带半导体材料氮化镓(GaN)具有更大的禁带宽度(3.4eV)、更强的临界击穿场强以及更高的电子迁移速率，得到了国内外研究者们的广泛关注，在电力电子功率器件以及高频功率器件方面具有巨大的优势和潜力。作为第三代宽禁带半导体的典型代表，氮化镓材料不但具有禁带宽度大、临界击穿电场高、电子饱和漂移速度大、耐高温、抗辐射以及化学稳定性好等特点，同时由于氮化镓材料的极化效应，可以与铝镓氮等材料形成具有高浓度(大于1013cm-2)和高迁移率(大于2000cm2/V·s)的二维电子气(2DEG)，非常适合制备功率开关器件，成为当前功率器件领域的研究热点。目前氮化镓单晶衬底较难得到，绝大多数氮化镓薄膜是通过在其他衬底上进行异质外延实现。常用的衬底包括硅、蓝宝石以及碳化硅等。由于氮化镓与衬底之间存在较大的晶格适配以及热适配，通常氮化镓外延材料的缺陷密度要比硅材料高3至4个数量级。此外为了实现高击穿电压，在高阻氮化物层进行碳、铁或者镁掺杂。由于以上缺陷以及杂质能形成的陷阱能级在反向高压下，陷阱能级会捕获电子。当器件再次开启时，导通电阻增大，影响器件的稳定性与可靠性。针对此问题，有机构提出一种复合漏极结构的氮化镓基晶体管：在漏极一端接入空穴注入区，抑制器件导通电阻增大。但是，一方面该结构的制造方法由于需要采用精确刻蚀势垒层后再进行外延，工艺控制难度大，成本高。另一方面该结构由于PN结之间存在较大的漏电流，导致器件栅极漏电流较大，也是目前存在的一...
【技术保护点】
1.一种氮化镓晶体管，包括：衬底；氮化镓层，位于所述衬底上；势垒层，位于所述氮化镓层上；至少一个第二复合叠层，位于所述势垒层上；以及栅极电极、源极电极与漏极电极，位于所述势垒层上，并且所述栅极电极位于所述源极电极和所述漏极电极之间，其中，所述至少一个第二复合叠层包括堆叠的第二掺杂层和第二插入层，所述漏极电极的第一部分与至少一个所述第二掺杂层接触，所述漏极电极的第二部分与所述势垒层接触。
【技术特征摘要】
1.一种氮化镓晶体管，包括：衬底；氮化镓层，位于所述衬底上；势垒层，位于所述氮化镓层上；至少一个第二复合叠层，位于所述势垒层上；以及栅极电极、源极电极与漏极电极，位于所述势垒层上，并且所述栅极电极位于所述源极电极和所述漏极电极之间，其中，所述至少一个第二复合叠层包括堆叠的第二掺杂层和第二插入层，所述漏极电极的第一部分与至少一个所述第二掺杂层接触，所述漏极电极的第二部分与所述势垒层接触。2.根据权利要求1所述的氮化镓晶体管，其中，所述氮化镓晶体管包括一个所述第二复合叠层，所述第二插入层位于所述第二掺杂层和所述势垒层之间。3.根据权利要求1所述的氮化镓晶体管，其中，所述氮化镓晶体管包括多个所述第二复合叠层，所述多个第二复合叠层依次堆叠，在与所述势垒层相邻的所述第二复合叠层中，所述第二插入层位于所述第二掺杂层和所述势垒层之间，在相邻的两个所述第二复合叠层中，其中之一的所述第二掺杂层与另一所述第二插入层接触。4.根据权利要求1所述的氮化镓晶体管，其中，还包括：至少一个第一复合叠层，位于所述势垒层上，所述至少一个第一复合叠层包括堆叠的第一掺杂层和第一插入层，所述栅极电极与至少一个所述第一掺杂层彼此接触。5.根据权利要求4所述的氮化镓晶体管，其中，所述氮化镓晶体管包括一个所述第一复合叠层，所述第一插入层位于所述第一掺杂层和所述势垒层之间。6.根据权利要求4所述的氮化镓晶体管，其中，所述氮化镓晶体管包括多个所述第一复合叠层，所述多个第一复合叠层依次堆叠，在与所述势垒层相邻的所述第一复合叠层中，所述第一插入层位于所述第一掺杂层和所述势垒层之间，在相邻的两个所述第一复合叠层中，其中之一的所述第一掺杂层与另一所述第一插入层接触。7.根据权利要求1所述的氮化镓晶体管，其中，所述第二掺杂层作为空穴注入区。8.根据权利要求4所述的氮化镓晶体管，其中，所述第一掺杂层和所述第二掺杂层分别为掺杂氮化物，所述第一插入层和所述第二插入层分别为介质材料。9.根据权利要求8所述的氮化镓晶体管，其中，所述第一掺杂层和所述第二掺杂层中的掺杂剂分布为组分固定、组分渐变和组分突变中的任一种。10.根据权利要求8所述的氮化镓晶体管，其中，所述第一掺杂层包括p型掺杂剂。11.根据权利要求10所述的氮化镓晶体管，其中，所述第一掺杂层包括选自镁、钙、铍化锌、碳或者组合中的任一种。12.根据权利要求10所述的氮化镓晶体管，其中，所述第二掺杂层包括p型掺杂剂，和/或n型掺杂剂。13.根据权利要求12所述的氮化镓晶体管，其中，所述第二掺杂层包括选自镁、钙、铍化锌、碳或者组合中的任一种，和/或选自硅、氧或其组合中的任一种。14.根据权利要求12所述的氮化镓晶体管，其中，所述第二掺杂层的掺杂剂选自所述p型掺杂剂，其中，所述第一复合叠层与所述第二复合叠层在同一制造步骤中形成。15.根据权利要求13所述的氮化镓晶体管，其中，所述第二掺杂层的掺杂类型和/或掺杂浓度设置为位于所述第二掺杂层下方的氮化镓层中的沟道在零偏压下处于导通状态，在反向截止状态所述第二掺杂层向所述氮化镓层中的沟道注入空穴。16.根据权利要求1所述的氮化镓晶体管，其中，所述栅极电极与所述第一掺杂层形成欧姆接触或肖特基接触。17.根据权利要求1所述的氮化镓晶体管，其中，所述源极电极和所述漏极电极与所述氮化镓层形成欧姆接触。18.根据权利要求1至17任一所述的氮化镓晶体管，其中，还包括：成核层，位于所述衬底上；以及缓冲层，位于所述成核层与所述氮化镓层之间。19.根据权利要求18所述的氮化镓晶体管，其中，所述势垒层的禁带宽度大于所述氮化镓层的禁带宽度。20.根据权利要求19所述的氮化镓晶体管，其中，所述氮化镓与所述势垒层之间存在二维电子气。21.一种氮化镓晶体管的制造方法，包括：在衬底上形成氮化镓层；在所述氮化镓层上形成势垒层；在所述势垒层上形成至少一个第二复合叠层；以及在所述势垒层上形成栅极电极、源极电极和漏...
【专利技术属性】
技术研发人员：闻永祥，贾利芳，逯永建，李东昇，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：发明
国别省市：浙江,33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。