快闪存储器及其制造方法技术

本发明专利技术提供一种快闪存储器及其制造方法，所述制造方法，在刻蚀开口中的浮栅层之前，先对所述开口中的浮栅层进行势垒杂质掺杂，且所述掺杂的势垒杂质延伸至所述第一侧墙的部分底部下方的浮栅层中，以将浮栅层划分为势垒掺杂的浮栅层和非势垒掺杂的浮栅层，进而在后续可以形成包括非势垒掺杂的浮栅层和势垒掺杂的浮栅层的浮栅，在所述浮栅中非势垒掺杂的浮栅层和势垒掺杂的浮栅层可以形成自建势垒，即使形成的第二侧墙在浮栅侧壁上的覆盖厚度较薄，所述自建势垒也能用于提高浮栅和后续填充在所述开口中的源线多晶硅之间的隔离性能，因此可以提高快闪存储器的数据保持能力。

【技术实现步骤摘要】
快闪存储器及其制造方法
本专利技术涉及半导体制造领域，尤其涉及一种快闪存储器及其制造方法。
技术介绍
目前，快闪存储器(Flashmemory)，又称为闪存，已经成为非挥发性存储器的主流，其存储单元是在传统的MOS晶体管结构基础上，增加了一个浮栅(FloatingGate，FG)，并利用浮栅来存储电荷，实现存储内容的非挥发性，而存储单元与存储单元之间需要浅沟槽隔离(STI，ShallowTrenchIsolation)结构进行电隔离。请参考图1，现有技术中一种典型的快闪存储器的制造方法包括以下步骤：首先，提供具有有源区(ACT)的半导体衬底100，在所述半导体衬底100上依次覆盖浮栅氧化层(GOX)101、浮栅层(FGploy)102和氮化硅等硬掩膜层103，在浮栅层102的表面上沉积硬掩膜层103之前还可以形成浅沟槽隔离结构(STI)，用于各个存储单元之间的电隔离，所述浅沟槽隔离结构的顶面高于浮栅层102的顶面；然后，采用浮栅光罩(FGmask，浮栅掩膜版)光刻、刻蚀所述硬掩膜层103以及部分厚度的所述浮栅层102，以形成开口104，并通过侧墙材料沉积和刻蚀工艺在所述开口104的侧本文档来自技高网...

【技术保护点】
1.一种快闪存储器的制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底表面上依次形成浮栅氧化层、浮栅层以及硬掩膜层；刻蚀所述硬掩膜层以及部分厚度的所述浮栅层，以形成开口；在所述开口的侧壁上形成第一侧墙；对所述开口中的浮栅层进行势垒杂质掺杂，且掺杂的势垒杂质延伸至所述第一侧墙的部分底部下方的浮栅层中，以将所述浮栅层分成势垒掺杂的浮栅层和非势垒掺杂的浮栅层；以所述第一侧墙为掩膜，刻蚀所述开口中的势垒掺杂的浮栅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，所述第一侧墙的底部下方保留有部分所述势垒掺杂的浮栅层；对所述开口底部暴露的半导体衬底进行掺杂，以形成源区；在所述开口中形成第二侧墙，所...

【技术特征摘要】
1.一种快闪存储器的制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底表面上依次形成浮栅氧化层、浮栅层以及硬掩膜层；刻蚀所述硬掩膜层以及部分厚度的所述浮栅层，以形成开口；在所述开口的侧壁上形成第一侧墙；对所述开口中的浮栅层进行势垒杂质掺杂，且掺杂的势垒杂质延伸至所述第一侧墙的部分底部下方的浮栅层中，以将所述浮栅层分成势垒掺杂的浮栅层和非势垒掺杂的浮栅层；以所述第一侧墙为掩膜，刻蚀所述开口中的势垒掺杂的浮栅层和浮栅氧化层，直至暴露出下方的半导体衬底表面，所述第一侧墙的底部下方保留有部分所述势垒掺杂的浮栅层；对所述开口底部暴露的半导体衬底进行掺杂，以形成源区；在所述开口中形成第二侧墙，所述第二侧墙完全覆盖所述浮栅氧化层和势垒掺杂的浮栅层的侧壁。2.如权利要求1所述的快闪存储器的制造方法，其特征在于，在形成所述浮栅层之后且在所述硬掩膜层之前，还包括：依次刻蚀所述浮栅层、浮栅氧化层和半导体衬底，形成浅沟槽，以在所述半导体衬底中定义出有源区；形成填充于所述浅沟槽中的浅沟槽隔离结构。3.如权利要求1所述的快闪存储器的制造方法，其特征在于，采用倾斜离子注入、垂直离子注入或扩散的方式对所述开口中的浮栅层进行掺杂。4.如权利要求3所述的快闪存储器的制造方法，其特征在于，所述非势垒掺杂的浮栅层中掺杂有N型杂质离子，对所述开口中的浮栅层进行势垒杂质掺杂的势垒杂质包括P型杂质离子。5.如权利要求4所述的快闪存储器的制造方法，其特征在于，所述P型杂质离子的剂量大于所述N型杂质离子的剂量。6.如权利要求4所述的快闪存储器的制造方法，其特征在于，所述P型杂质离子包括硼、氟化硼、铟和镓中的至少一种。7.如权...

【专利技术属性】
技术研发人员：徐涛，李冰寒，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31