半导体器件及其制造方法技术

本发明专利技术涉及半导体器件及其制造方法。本发明专利技术是为了提高半导体器件的性能。半导体器件包括半导体衬底、形成在半导体衬底中的p型阱区域、形成在p型阱区域上方的第一绝缘层、形成在第一绝缘层上方的半导体层、形成在半导体层上方的第二绝缘层以及形成在第二绝缘层上方的导体层。第一电容元件包括半导体层、第二绝缘层和导体层，而第二电容元件包括p型阱区域、第一绝缘层和半导体层，其中半导体衬底和半导体层中的每个都包括单晶硅层。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用这里通过参考并入2017年4月28日提交的日本专利申请No.2017-089300的全部公开内容，包括说明书、附图和摘要。
本专利技术涉及半导体器件及其制造方法，并且可以适用于例如具有电容元件的半导体器件及其制造方法。
技术介绍
日本未审专利申请公开No.2009-10281(专利文献1)公开了一种包括具有控制电极和存储器栅极电极的非易失性存储器单元和电容元件二者的半导体器件。并且，公开了如下配置，其中控制电极和电容元件的下电极由作为第一层的多晶硅层形成，并且存储器栅极电极和电容元件的上电极由作为第二层的多晶硅层形成。现有技术文献专利文献[专利文献1]日本未审专利申请公开No.2009-10281
技术实现思路
本申请的专利技术人研究如下半导体器件：其中通过使用单层多晶硅层在SOI(绝缘体上硅)衬底上方形成非易失性存储器单元和电容元件。SOI衬底具有三层结构，其中例如包括单晶硅层的半导体层经由掩埋绝缘层(氧化硅层等)形成在硅衬底上方。电容元件被配置为包括在半导体层中形成的作为下电极的半导体区域、在半导体层上方形成的作为电介质层的绝缘膜以及由多晶硅层本文档来自技高网...

【技术保护点】
1.一种半导体器件，具有第一电容元件和第二电容元件，所述半导体器件包括：半导体衬底，具有主表面和面向所述主表面的背表面；第一半导体区域，所述第一半导体区域是所述半导体衬底的第一区域并且形成在所述主表面侧；第一绝缘层，形成在所述主表面上方；第一半导体层，形成在所述第一绝缘层上方；第二绝缘层，形成在所述第一半导体层上方；和第一导体层，形成在所述第二绝缘层上方，其中所述第一电容元件包括所述第一半导体层、所述第二绝缘层和所述第一导体层，其中所述第二电容元件包括所述第一半导体区域、所述第一绝缘层和所述第一半导体层，以及其中所述半导体衬底和所述第一半导体层中的每个都包括单晶硅层。

【技术特征摘要】
2017.04.28 JP 2017-0893001.一种半导体器件，具有第一电容元件和第二电容元件，所述半导体器件包括：半导体衬底，具有主表面和面向所述主表面的背表面；第一半导体区域，所述第一半导体区域是所述半导体衬底的第一区域并且形成在所述主表面侧；第一绝缘层，形成在所述主表面上方；第一半导体层，形成在所述第一绝缘层上方；第二绝缘层，形成在所述第一半导体层上方；和第一导体层，形成在所述第二绝缘层上方，其中所述第一电容元件包括所述第一半导体层、所述第二绝缘层和所述第一导体层，其中所述第二电容元件包括所述第一半导体区域、所述第一绝缘层和所述第一半导体层，以及其中所述半导体衬底和所述第一半导体层中的每个都包括单晶硅层。2.根据权利要求1所述的半导体器件，其中所述第一电容元件和所述第二电容元件并联耦合。3.根据权利要求1所述的半导体器件，还包括第三绝缘层，所述第三绝缘层与所述第一半导体层和所述第一绝缘层的侧壁接触，并且在平面图中围绕所述第一半导体层和所述第一绝缘层。4.根据权利要求1所述的半导体器件，还包括覆盖所述第一导体层和所述第二绝缘层的所述侧壁的侧壁绝缘膜。5.根据权利要求1所述的半导体器件，其中所述第一导体层、所述第一半导体区域和所述第一半导体层具有相同的导电类型，以及其中所述第一导体层和所述第一半导体区域中的每个的杂质浓度高于所述第一半导体层的杂质浓度。6.根据权利要求1所述的半导体器件，在与所述第一区域不同的第二区域中还包括：第四绝缘层，形成在所述半导体衬底的主表面上方；第二半导体层，形成在所述第四绝缘层上方；第二导体层，经由第五绝缘层形成在所述第二半导体层上方；和一对第二半导体区域，形成在所述第二半导体层中以夹住所述第二导体层，其中所述第四绝缘层的厚度等于所述第一绝缘层的厚度。7.根据权利要求6所述的半导体器件，在与所述第一区域和所述第二区域不同的第三区域中还包括：第三导体层，经由第六绝缘层形成在所述半导体衬底的主表面上方；和一对第三半导体区域，形成在所述半导体衬底中以夹住所述第三导体层，其中所述第六绝缘层的厚度等于所述第二绝缘层的厚度。8.根据权利要求7所述的半导体器件，其中所述第六绝缘层的厚度大于所述第五绝缘层的厚度。9.根据权利要求7所述的半导体器件，在与所述第一区域、所述第二区域和所述第三区域不同的第四区域中还包括：第四导体层，经由第七绝缘层形成在所述半导体衬底的主表面上方；和一对第四半导体区域，形成在所述半导体衬底中以夹住所述第四导体层，其中所述第七绝缘层包括第一氮化硅层。10.根据权利要求9所述的半导体器件，其中所述第二绝缘层包括第二氮化硅层。11.根据权利要求1所述的半导体器件，在与所述第一区域不同的第五区域中还包括：第八绝缘层，形成在所述半导体衬底的主表面上方；第三半导体层，形成在所述第八绝缘层上方；第四导体层，经由第九绝缘层形成在所述第三半导体层上方；和一对第五半导体区域，形成在所述第三半导体层中以夹住所述第四导体层，其中所述第八绝缘层的厚度等于所述第一绝缘层的厚度，以及其中所述第九绝缘层的厚度等于所述第二绝缘层的厚度。12.根据权利要求11所述的半导体器件，在与所述第一区域和所述第五区域不同的第六区域中还包括：第十绝缘层，形成在所述半导体衬底的主表面上方；第四半导体层，形成在所述第十绝缘层上方；第五导体层，经由第十一绝缘层形成在所述第四半导...

【专利技术属性】
技术研发人员：川嶋祥之，桥本孝司，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP