一种延时产生电路及非易失性存储器读时序产生电路制造技术

一种延时产生电路及非易失性存储器读时序产生电路。所述延时产生电路包括：触发电路、充放电电路、输出控制电路、正反馈电路和直流缓冲电路，其中：所述触发电路适于根据接收到的输入信号，输出相应的触发信号，控制所述充放电电路充电或者放电；所述充放电电路适于在所述触发电路的触发信号控制下，充电或者放电；所述输出控制电路适于基于充放电电路形成的模拟信号输出延时信号；所述正反馈电路适于在所述充放电电路充电过程中，加速拉高电压；所述直流缓冲电路适于当所述充放电电路处于电压从低到高翻转的临界点时，隔离噪声。应用上述电路，既可以保证充电过程中的正反馈不被破坏，又可以隔离噪声。

【技术实现步骤摘要】
一种延时产生电路及非易失性存储器读时序产生电路
本专利技术实施例涉及电路领域，尤其涉及一种延时产生电路及非易失性存储器读时序产生电路。
技术介绍
对于非易失性存储器(NoneVolatileMemory，NVM)而言，读时序的产生是其关键组成部分。目前常用的闪存(Flash)存储器对所存储数据的读取操作通常由如下步骤组成：1、地址译码；2、位线预充电；3、单元(cell)电流信号放大；4、数据比较并输出。其中，步骤1和步骤4可以视为逻辑延时；步骤2和步骤3的时间长短通常由延时产生电路来产生，延时产生电路的性能的好坏直接影响整个读取操作的时间长短。理想的延时产生电路产生的延时应当具备变化范围小、均匀性好等特点。目前的延时产生电路，利用电流给电容充放电来产生具有电压随时间变化特征的延时，一种典型的实现方式是具有收敛特性的基于正反馈原理的延时产生电路。这种电路的好处是利用正反馈原理，在充电电压从低到高时，能快速完成电压的翻转，从而达到良好的收敛性。缺点是在充电电压从低到高翻转的临界点，容易受到噪声等的干扰而产生扰动，导致延时产生的时间变长，延时产生的均匀性变差。
技术实现思路
本专利技术实施例解决的技术问题是如何在保证充电过程的正反馈不被破坏的前提下，隔离延时产生电路在充电电压从低到高翻转的临界点时的噪声，改善延时产生的时间和延时产生的均匀性。为解决上述技术问题，本专利技术实施例提供了一种延时产生电路，包括：触发电路、充放电电路、输出控制电路、正反馈电路和直流缓冲电路，其中：所述触发电路的输入端接收输入信号，所述触发电路的输出端与所述充放电电路的输入端耦接，适于根据接收到的输入信号，输出相应的触发信号，控制所述充放电电路充电或者放电；所述充放电电路的输出端与所述输出控制电路的输入端和所述直流缓冲电路的输出端耦接，适于在所述触发电路的触发信号控制下，充电或者放电；所述输出控制电路的输出端作为所述延时电路的输出端输出延时信号，同时与所述正反馈电路的输入端耦接；所述正反馈电路的输出端与所述直流缓冲电路的输入端耦接，适于在所述充放电电路的充电过程中，加速拉高电压；所述直流缓冲电路的输出端与所述充放电电路的输出端耦接，适于当所述充放电电路处于电压从低到高翻转的临界点时，隔离噪声。可选地，所述触发电路包括：反相器，所述反相器的输入端接收输入信号，所述反相器的输出端作为所述触发电路的输出端，与所述充放电电路的输入端耦接。可选地，所述充放电电路包括：充放电电容、充电电路及放电电路，其中：所述充电电路的输入端与所述触发电路的输出端耦接，所述充电电路的输出端与所述充放电电容的第一端口耦接；所述放电电路的输入端与所述触发电路的输出端耦接，所述放电电路的输出端与所述充放电电容的第一端口耦接；所述充放电电容的第一端口作为所述充放电电路的输出端，还与所述输出控制电路的输入端和所述直流缓冲电路的输出端耦接，所述充放电电容的第二端口接地。可选地，所述充电电路包括：第一PMOS管和第二PMOS管，其中：所述第一PMOS管的栅极与所述触发电路的输出端耦接，所述第一PMOS管的源极与所述第二PMOS管的漏极耦接，所述第一PMOS管的漏极与所述充放电电容的第一端口耦接；所述第二PMOS管的栅极连接电流偏置信号，所述第二PMOS管的源极连接电源电压。可选地，所述放电电路包括：第一NMOS管，所述第一NMOS管的栅极与所述触发电路的输出端耦接，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述充放电电容的第一端口耦接。可选地，所述充放电电容为：晶体管电容、多晶硅-多晶硅电容或者金属层-金属层电容。可选地，所述输出控制电路包括：第三PMOS管和第二NMOS管，其中：所述第三PMOS管的源极接电源电压，所述第三PMOS管的栅极、所述第二NMOS管的栅极，与所述充放电电路的输出端均相互耦接，所述第三PMOS管的漏极与所述第二NMOS管的漏极耦接，作为所述输出控制电路的输出端，一方面作为所述延时电路的输出端输出延时信号，另一方面与所述正反馈电路的输入端耦接；所述第二NMOS管的源极接地。可选地，所述正反馈电路包括：第四PMOS管，所述第四PMOS管的源极接电源电压，所述第四PMOS管的栅极与所述输出控制电路的输出端耦接，所述第四PMOS管的漏极作为所述正反馈电路的输出端，与所述直流缓冲电路的输入端耦接。可选地，所述直流缓冲电路包括：MOS管。可选地，所述直流缓冲电路，包括：CMOS管，所述CMOS管由第三NMOS管和第五PMOS管组成，其中：所述第三NMOS管的栅极连接电源电压，所述第三NMOS管的漏极、所述第五PMOS管的漏极，与所述正反馈电路的输出端均相互耦接，所述第三NMOS管的源极与所述第五PMOS管的源极耦接，作为所述直流缓冲电路的输出端，与所述充放电电路的输出端耦接；所述第五PMOS管的栅极接地。可选地，所述直流缓冲电路，包括：电阻，所述电阻的第一端口与所述正反馈电路的输出端耦接，所述电阻的第二端口作为所述直流缓冲电路的输出端，与所述充放电电路的输出端耦接。为解决上述技术问题，本专利技术实施例提供了一种非易失性存储器读时序产生电路，所述非易失性存储器读时序产生电路包括上述任一种延时产生电路。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：采用本专利技术实施例提供的所述延时产生电路，通过直流缓冲电路，既可以保证充电过程中的正反馈不被破坏，又可以隔离所述延时产生电路在充电电压从低到高翻转临界点时的噪声，减少充电电压从低到高翻转临界点时的扰动，从而改善延时产生的时间及延时产生的均匀性。进一步地，所述直流缓冲电路可以由MOS管组成，MOS管成本较低，实现简单。进一步地，所述直流缓冲电路可以由单一的电阻元件组成，成本低，实现简单，电路逻辑进一步简化。所述延时产生电路应用于非易失性存储器读时序产生电路中，例如，应用于位线预充电过程和Cell电流信号放大过程中，可以减小非易失性存储器读时序产生电路的读取时间。附图说明图1为本专利技术实施例提供的一种延时产生电路的结构示意图；图2为本专利技术实施例提供的一种延时产生电路的结构示意图；图3为本专利技术实施例提供的一种延时产生电路的局部结构示意图；图4为本专利技术实施例提供的一种延时产生电路产生的延时信号的示意图。具体实施方式目前已有的延时产生电路，包括充放电电路和正反馈电路，利用正反馈原理，在充电电压从低到高时，能快速完成电压的翻转，从而达到良好的收敛性。但是在充电电压从低到高翻转的临界点，容易受到噪声等的干扰而产生扰动，导致延时产生的时间变长，延时产生的均匀性变差。针对上述问题，本专利技术实施例提供了一种延时产生电路，在充放电电路和正反馈电路之间串联一级直流缓冲电路。通过直流缓冲电路，既可以保证充电过程中的正反馈不被破坏，又可以隔离所述延时产生电路在充电电压从低到高翻转临界点时的噪声，减少充电电压从低到高翻转临界点时的扰动，从而改善延时产生的时间及延时产生的均匀性。为使本专利技术的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。参见图1，本专利技术实施例提供了一种延时产生电路，包括：触发电路101、充放电电路102、输出控制电路103、正反馈电路104和直流缓冲电路105，其中：所述触发电路1本文档来自技高网...

【技术保护点】
1.一种延时产生电路，其特征在于，包括：触发电路、充放电电路、输出控制电路、正反馈电路和直流缓冲电路，其中：所述触发电路的输入端接收输入信号，所述触发电路的输出端与所述充放电电路的输入端耦接，适于根据接收到的输入信号，输出相应的触发信号，控制所述充放电电路充电或者放电；所述充放电电路的输出端与所述输出控制电路的输入端和所述直流缓冲电路的输出端耦接，适于在所述触发电路的触发信号控制下，充电或者放电；所述输出控制电路的输出端作为所述延时电路的输出端输出延时信号，同时与所述正反馈电路的输入端耦接；所述正反馈电路的输出端与所述直流缓冲电路的输入端耦接，适于在所述充放电电路的充电过程中，加速拉高电压；所述直流缓冲电路的输出端与所述充放电电路的输出端耦接，适于当所述充放电电路处于电压从低到高翻转的临界点时，隔离噪声。

【技术特征摘要】
1.一种延时产生电路，其特征在于，包括：触发电路、充放电电路、输出控制电路、正反馈电路和直流缓冲电路，其中：所述触发电路的输入端接收输入信号，所述触发电路的输出端与所述充放电电路的输入端耦接，适于根据接收到的输入信号，输出相应的触发信号，控制所述充放电电路充电或者放电；所述充放电电路的输出端与所述输出控制电路的输入端和所述直流缓冲电路的输出端耦接，适于在所述触发电路的触发信号控制下，充电或者放电；所述输出控制电路的输出端作为所述延时电路的输出端输出延时信号，同时与所述正反馈电路的输入端耦接；所述正反馈电路的输出端与所述直流缓冲电路的输入端耦接，适于在所述充放电电路的充电过程中，加速拉高电压；所述直流缓冲电路的输出端与所述充放电电路的输出端耦接，适于当所述充放电电路处于电压从低到高翻转的临界点时，隔离噪声。2.根据权利要求1所述的延时产生电路，其特征在于，所述触发电路包括：反相器，所述反相器的输入端接收输入信号，所述反相器的输出端作为所述触发电路的输出端，与所述充放电电路的输入端耦接。3.根据权利要求1所述的延时产生电路，其特征在于，所述充放电电路包括：充放电电容、充电电路及放电电路，其中：所述充电电路的输入端与所述触发电路的输出端耦接，所述充电电路的输出端与所述充放电电容的第一端口耦接；所述放电电路的输入端与所述触发电路的输出端耦接，所述放电电路的输出端与所述充放电电容的第一端口耦接；所述充放电电容的第一端口作为所述充放电电路的输出端，还与所述输出控制电路的输入端和所述直流缓冲电路的输出端耦接，所述充放电电容的第二端口接地。4.根据权利要求3所述的延时产生电路，其特征在于，所述充电电路包括：第一PMOS管和第二PMOS管，其中：所述第一PMOS管的栅极与所述触发电路的输出端耦接，所述第一PMOS管的源极与所述第二PMOS管的漏极耦接，所述第一PMOS管的漏极与所述充放电电容的第一端口耦接；所述第二PMOS管的栅极连接电流偏置信号，所述第二PMOS管的源极连接电源电压。5.根据权利要求3所述的延时产生电路，其特征在于，所述放电电路包括：第一N...

【专利技术属性】
技术研发人员：王韬，周耀，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31