读出放大器制造技术

概括地说，本技术的实施例提供了一种放大电路，所述放大电路包括读出放大器和被配置为向读出放大器提供信号的至少一个相关电子开关(CES)。所述读出放大器根据所述CES元件提供的信号来输出放大版本的输入信号。所述CES元件提供的信号取决于所述CES材料的状态。所述CES元件向所述读出放大器提供稳定的阻抗，这可以提高从位线读取数据的可靠性，并减少读取期间引入的误差的数量。

【技术实现步骤摘要】
【国外来华专利技术】读出放大器
本技术涉及读出放大器(senseamplifier)，更具体地说，涉及包括相关电子开关的读出放大器电路。
技术介绍
在存储器装置中使用读出放大器来从存储器读取数据。读出放大器的一个示例是差分读出放大器(也称为电压模式读出放大器)。差分读出放大器可以直接连接到位线，并且可以包括一对晶体管以从位线(互补位线)读取数据。位线电压之间的插差异决定了放大器的输出。差分读出放大器的性能可取决于位线的阻抗。理想情况下，该对晶体管的阻抗应匹配，以便能够容易地检测并放大位线电压之间的差异。这对晶体管的阻抗通常由耦合至晶体管的电阻元件确定。通常，这些电阻元件可以是N阱电阻器、多晶硅电阻器等。已知常规的电阻元件具有一定的温度依赖性。温度依赖性会导致电阻元件的电阻值变化。设计考虑因素，例如，选择适当尺寸的电阻器，用于减轻温度的影响。但是，电阻器尺寸的选择可能无法克服制造过程中产生的电阻变化。电阻的这些变化会导致差分读出放大器输入的不匹配。输入不匹配导致读出放大器中的失调电压。其他失调电压的原因包括输入或读出放大器晶体管内不匹配的寄生电容和电阻，以及由制造过程中的变化引起的差分对晶体管参数的不匹配。失调电压在读数据中引入误差。因此，由于错误可能存在数据丢失。本申请人已经意识到需要改进的读出放大器。
技术实现思路
根据本技术的第一方面，提供了一种电路，电路包括：放大器电路，放大器电路包括用于接收第一输入信号的第一输入，放大器被配置为放大至少一个输入信号；以及放大器控制电路，放大器控制电路包括至少一个相关电子开关(CES)元件，放大器控制电路耦合至放大器并且被布置为向放大器电路提供至少一个信号以在放大器电路的第一输入处提供稳定的阻抗。根据本技术的相关方面，提供了一种电路。电路包括放大器电路，放大器电路包括用于接收第一输入信号的第一输入和用于接收第二输入信号的第二输入。放大器电路可以被配置为放大第一输入信号和第二输入信号之间的差异。电路进一步包括放大器控制电路，放大器控制电路包括至少一个相关电子开关(CES)元件。放大器控制电路耦合至放大器并且被布置为向放大器电路提供至少一个信号，以均衡放大器电路的第一输入和第二输入处的阻抗。根据本技术的第二方面，提供了一种设备。设备包括多个存储器单元、多个读出放大器和多个CES元件。每个读出放大器被耦合至多个存储器单元中的至少一个存储器单元，并且被配置成接收对应于至少一个存储器单元的至少一个位线输入。多个CES元件耦合至多个读出放大器。多个CES元件中的第一CES元件被耦合在相应的读出放大器和第一电源之间。第一CES元件被编程为第一阻抗状态，以向相应的放大器提供第一信号。在所附权利要求中列出了优选特征。附图说明在附图中通过示例的方式示意性地示出了这些技术，其中：图1示出了相关电子开关(CES)器件的电流密度与电压的曲线图；图2是CES器件的等效电路的示意图；图3示出了基于CES的差分读出放大器的示例电路的概述；图4示出了具有至少一个耦合至读出放大器的存储器单元的设备的示意图；图5示出了具有两个CES元件的差分读出放大器的示例电路；图6示出了具有两个CES元件的差分读出放大器的另外的示例电路；图7示出了具有一个CES元件的差分读出放大器的示例电路；图8示出了用于图5至7的电路的替代写驱动器电路；并且图9示出了用于图5至7的电路的另外的替代写驱动器电路。具体实施方式非易失性存储器是一类存储器，其中在去除供应到装置的电源之后存储器单元或元件不会失去其状态。在闪存装置中，为了速度和更高的位密度，牺牲了保持随机访问(擦除/写入单个位)的能力。闪存仍然是首选的非易失性存储器。然而，人们普遍认为快闪存储器技术可能不容易地缩放在40纳米(nm)以下；因此，正在积极地寻求能够缩放到更小尺寸的新的非易失性存储装置。考虑用于更换快闪存储器装置的技术包括基于某些材料的存储器，这些材料表现出与材料相位(由晶体结构中原子的长程排序确定)变化相关的电阻变化。在称为相变存储器(PCM/PCRAM)装置的一种类型的可变电阻存储器中，当存储器元件短暂熔化然后冷却到导电晶态或不导电的非晶态时，发生电阻变化。然而，这些基于电阻的存储器尚未证明在商业上有用，因为它们在导电和绝缘状态之间的转变取决于物理结构现象(例如，在高达600℃时熔化)以及返回到固态，这无法充分受控用于在许多应用中作为有用的存储器。另一种可变电阻存储器类别包含响应初始高“形成”电压和电流以激活可变电阻功能的材料。电阻RAM(ReRAM)或导电桥RAMS(CBRAM)的操作可能强烈依赖于温度，使得ReRAM/CBRAM中的电阻切换机制也可能高度依赖于温度。某些类型的ReRAM也可能表现出不稳定的特性。此外，ReRAM/CBRAM中的电阻切换往往会在多个存储周期后疲劳。也就是说，在多次改变存储器状态之后，导通状态和绝缘状态之间的电阻差异可能显著改变。在商业存储器装置中，这种改变可能使存储器超出规范并使其不可用。考虑到形成随时间和温度变化稳定的薄膜电阻开关材料的固有困难，可行的电阻开关存储器仍然是一个挑战。此外，由于高电流、电铸、在合理的温度和电压范围内没有可测量的存储器读取或写入窗口以及诸如随机行为的许多其他问题，迄今为止开发的所有电阻开关机构已经固有地不适用于存储器。因此，仍然需要一种确定的、低功率、高速度、高密度和稳定性的非易失性存储器，并且特别是需要可扩展到远低于65纳米(nm)的特征尺寸的存储器。概括地说，本技术的实施例总体提供一种读出放大器电路，其包括至少一个相关电子开关(CES)，本文中也称为CES元件。CES用于向读出放大器提供信号，以使放大器能够放大输入信号。读出放大器根据CES元件提供的信号输出放大版本的输入信号。如下面更详细说明的，CES元件包含能够至少部分地基于导电状态和绝缘状态之间的材料(至少一部分)转变而在预定的可检测存储状态之间转变的材料。CES元件提供的信号取决于CES材料的状态。如上所述，常规的差分读出放大器使用晶体管对以从位线和/或互补位线(这里也称为“位线条”)读取数据，但是晶体管的阻抗的变化可能在被读取的数据中引入误差。在本技术的实施例中，一个或多个CES元件的使用可以为差分读出放大器提供稳定的阻抗，这因此可以提高从位线读取数据的可靠性，并减少读取期间引入的误差的数量。术语“相关电子开关”在本文中可以与“CES”、“CES元件”、“CES器件”、“相关电子随机存取存储器”、“CeRAM”和“CeRAM器件”互换使用。CES是由相关电子材料(CEM)(全部或部分)形成的特定类型的开关。一般而言，CES可以表现出由电子相关性而非固态结构相变引起的突然导电或绝缘状态转变。(固态结构相变的示例包括相变存储器(PCM)装置中的晶体/非晶体，或电阻RAM装置中的丝状形成和传导，如上所述)。与熔化/凝固或细丝形成相比，CES中的突然导体-绝缘体转变可以响应于量子力学现象。可以根据莫脱转变(Motttransition)来理解绝缘状态与导电状态之间的CES的量子力学转变。根据莫脱转变，如果发生莫脱转变条件，则材料可以从绝缘状态切换到导电状态。莫脱标准由(nC)1/3a＝0.26定义，其中nC是电子浓度，“a”是玻尔半径。当达到临界本文档来自技高网...

【技术保护点】
1.一种电路，包括：放大器电路，包括用于接收第一输入信号的第一输入，所述放大器被配置为放大至少一个输入信号；以及放大器控制电路，包括至少一个相关电子开关(CES)元件，所述放大器控制电路被耦合至所述放大器，并且被布置为向所述放大器电路提供至少一个信号以在所述放大器电路的第一输入处提供稳定的阻抗。

【技术特征摘要】
【国外来华专利技术】2016.02.24 US 15/052,7141.一种电路，包括：放大器电路，包括用于接收第一输入信号的第一输入，所述放大器被配置为放大至少一个输入信号；以及放大器控制电路，包括至少一个相关电子开关(CES)元件，所述放大器控制电路被耦合至所述放大器，并且被布置为向所述放大器电路提供至少一个信号以在所述放大器电路的第一输入处提供稳定的阻抗。2.根据权利要求1所述的电路，其中，所述放大器电路包括用于接收第二输入信号的第二输入，其中，所述放大器电路被配置为放大所述第一输入信号和所述第二输入信号之间的差异；并且其中，所述放大器控制电路被配置为向所述放大器电路提供至少一个信号以均衡所述放大器电路的第一输入和第二输入处的阻抗。3.根据权利要求1或2所述的电路，其中，由所述放大器控制电路提供的至少一个信号取决于所述至少一个CES元件的阻抗状态。4.根据权利要求3所述的电路，其中，所述CES元件的阻抗状态是高阻抗状态或低阻抗状态。5.根据权利要求2所述的电路，其中，所述CES元件耦合至所述放大器电路的第一输入和第二输入，并且所述放大器控制电路向所述放大器电路提供一个信号以均衡所述第一输入和第二输入处的阻抗。6.根据前述权利要求中任一项所述的电路，还包括编程电路，所述编程电路耦合至所述放大器控制电路，并且被配置为向所述CES元件提供编程信号以将所述CES元件编程为高阻抗状态或低阻抗状态。7.根据权利要求2所述的电路，其中，所述放大器控制电路包括第一CES元件和第二CES元件，其中，所述第一CES元件耦合至所述放大器电路的第一输入，并且所述第二CES元件耦合至所述放大器电路的第二输入。8.根据权利要求7所述的电路，还包括编程电路，所述编程电路耦合至所述放大器控制电路，并且被配置为向所述第一CES元件提供第一编程信号并且向所述第二CES元件提供第二编程信号，以将所述第一CES元件和所述第二CES元件编程为高阻抗状态或低阻抗状态。9.根据前述权利要求中任一项所述的电路，还包括：第二放大器电路，所述第二放大器电路被配置为放大所述放大器电路的输出；以及第二放大器控制电路，所述第二放大器控制电路被耦合至所述第二放大器电路并且被布置为驱动所述第二放大器电路。10.根据权利要求2所述的电路，所述放大器控制电路包括：第一晶体管，所述第一晶体管被耦合至所述第一CES元件，并且被配置为接收所述第一输入信号；以及第二晶体管，所述第二晶体管被耦合至所述第二CES元件，并且被配置为接收所述第二输入信号。11.根据权利要求10所述的电路，其中，所述第一输入信号是位线信号，并且所述第二输入信号是互补位线信号。12.根据权利要求8所述的电路，其中，所述编程电路包括：第一编程电路，所述第一编程电路被连接到所述第一CES元件，并且被配置为向所述第一CES元件提供所述第一编程信号，以将所述第一CES元件编程为第一阻抗状态；以及第二编程电路，所述第二编程电路被连接到所述第二CES元件，并且被配置为向所述第二CES元件提供所述第二编程信号，以将所述第二CES元件编程为所述第一阻抗状态。13.根据权利要求8所述的电路，其中，所述编程电路包括：第一编程电路，所述第一编程电路被连接到所述第一CES元件，并且被配置为向所述第一CES元件提供第一编程电压和第一编程电流，以将所述第一CES元件编程为第一阻抗状态；以及第二编程电路，所述第二编程电路被连接到所述第二CES元件，并且被配置为向所述第二CES元件提供第二编程电压和第二编程电流，以将所述第二CES元件编程为第二阻抗状态；其中，所述第二编程电压大于所述第一编程电压；并且其中，所述第一编程电流大于所述第二编程电流。14.根据权利要求12所述的电路，其中，所述第一编程电路包括：第三晶体管，所述第三晶体管被连接到所述第一CES元件，并且被配置为在栅极输入处接收编程使能信号，所述编程使能信号当被断言时使得所述第一编程...

【专利技术属性】
技术研发人员：巴尔·S·桑德胡，塞扎里·皮耶奇克，罗伯特·坎贝尔·艾特肯，乔治·麦克尼尔·拉蒂摩尔，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国,GB