一种锁定检测电路制造技术

本实用新型专利技术公开了一种锁定检测电路，所述锁定检测电路包括：状态采样电路、状态扩展电路；锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的反馈时钟信号Fbck、使能信号EN接状态采样电路的输入；状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号、使能信号EN接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，PLOCK为高表示锁相环处于锁定状态，PLOCK为低表示锁相环处于失锁状态；解决了现有模拟锁相环系统的不足，实现了模拟锁相环状态检测电路简单，可靠性高，可移植性高，成本低。

A lock detection circuit

The utility model discloses a lock detection circuit, which comprises a state sampling circuit, a state expansion circuit, an output signal VUP of a phase-locked loop phase detector, an output signal VDN of a phase-locked loop phase detector, an input clock signal Fin of a phase-locked loop, a feedback clock signal Fbck of a phase-locked loop, and an enabling signal EN. The input of the state sampling circuit, the output signal of the state sampling circuit is XPL0 and FDD signal, the input of XPL0, FDD signal and enabling signal EN connected state expansion circuit, PLOCK is the output signal of the phase-locked detection circuit, PLOCK is the output signal of the high indicating that the phase-locked loop is in the locked state, PLOCK is the low indicating that the phase-locked loop is in the unlocked state. The shortcomings of the quasi-PLL system make the analog PLL loop detection circuit simple, reliable, portable and low cost.

【技术实现步骤摘要】
一种锁定检测电路
本技术涉及模拟锁相环系统领域，具体地，涉及一种锁定检测电路。
技术介绍
锁相环是一种闭环控制电路，当处于锁定状态(稳定)时，能够保持反馈信号与输入参考信号频率相同，并且使其相位差恒定，现被广泛应用于各种时钟同步系统中。传统模拟锁相环如图1所示，一般由鉴相器(1)、电荷泵(2)、环路滤波器(3)、压控振荡器(4)、分频器(5)组成，其中常用的鉴相器如图2所示。系统工作时，系统的各种抖动均能导致锁相环失锁，因此需要专门的锁定检测电路来确定其工作状态(锁定/失锁)，以便系统其它部分做出相应的动作。目前在模拟锁相环系统中，检测锁相环锁定状态的算法复杂，电路比较繁杂，成本高，可靠性低，可移植性低，不适于低成本集成。
技术实现思路
本技术提供了一种锁定检测电路，解决了现有模拟锁相环系统的不足，实现了模拟锁相环状态检测电路简单，可靠性高，可移植性高，成本低。为实现上述技术目的，本技术提出一种简单，可靠性高，可移植性高，成本低的模拟锁相环状态检测电路。本申请提供了本技术电路结构如图3所示，图中3为状态采样电路，4为状态扩展电路。其中，VUP(图1所示锁相环鉴相器的输出)、VDN(图1所示锁本文档来自技高网...

【技术保护点】
1.一种锁定检测电路，其特征在于，所述锁定检测电路包括：状态采样电路、状态扩展电路；锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的反馈时钟信号Fbck、使能信号EN接状态采样电路的输入；状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号、使能信号EN接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，PLOCK为高表示锁相环处于锁定状态，PLOCK为低表示锁相环处于失锁状态。

【技术特征摘要】
1.一种锁定检测电路，其特征在于，所述锁定检测电路包括：状态采样电路、状态扩展电路；锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的反馈时钟信号Fbck、使能信号EN接状态采样电路的输入；状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号、使能信号EN接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，PLOCK为高表示锁相环处于锁定状态，PLOCK为低表示锁相环处于失锁状态。2.根据权利要求1所述的锁定检测电路，其特征在于，状态采样电路为：锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的鉴相器反馈时钟信号Fbck、使能信号信号EN接状态采样电路的输入；Fin经过延时后接至D触发器的采样时钟端，VUP...

【专利技术属性】
技术研发人员：张潭，周骏，王龙峰，山永启，姚评，
申请(专利权)人：四川知微传感技术有限公司，
类型：新型
国别省市：四川,51