一种新型峰值锁存电路设计制造技术

本发明专利技术属于集成电路技术领域，公开了一种用于开关电源芯片的新型峰值锁存电路设计，这种电路运用BiCMOS技术，由延时电路、控制电路、锁定电路等部分组成，在延时模块中采用一种可实现温度补偿的延时电路，采用很小的电容即可实现延时要求，有效的结合控制信号实时的检测电压信号幅度变化并有效的去除开关电路初始时刻产生的电压尖峰，并将峰值电压快速锁定保存。

【技术实现步骤摘要】

本专利技术涉及集成电路
，更具体的说，本专利技术涉及集成电路中用于开关电源芯片的新型值锁存电路技术。技术背景开关电源中，电流谐波分量倒流入电路，会造成电路的谐波污染，为提高电源工作效率，功率因数校正技术日益受到关注，有源功率因数校正技术中，峰值电流控制法与平均电流控制法相比，具有电路结构简单，环路补偿容易等优点，在峰值电流控制电路中，需要对电路电流进行采样，将其转换为电压信号，并将峰值电压保存起来，供给后续电路模块，在工作过程中，开关管导通时刻，初级绕组上的导通电流开始从零线性增加，直至达到峰值，在功率开关管的源端和地之间串接一个小电阻，对这个电流波形进行采样，实现电流到电压的转换。但是在实际应用中的功率开关管通常会有很大的宽长比，所以会有几个纳法的栅极电容存在，当功率管栅端的控制信号由低变高使开关管导通时，这个变化会通过栅源之间的电容传输到功率开关管的源端，在初始时刻会产生一个电压尖峰，而这个电压尖峰会给内部逻辑电路造成紊乱，使电路系统无法正常工作，为防止这种干扰使芯片发生误动作，一般需要避开这个电压尖峰产生的时间。本专利技术目的在于提供一种用于开关电源芯片的新型值锁存电路，该设计运用BiCMOS技术，电路采用可实现温度补偿的长延时电路，通过较小的电容即可实现延时要求，从而提高电路的集成度，降低成本，并有效的去除开关电路初始时刻产生的尖峰电压，并能快速锁定保存所需要的电压。
技术实现思路
本专利技术提出了一种用于开关电源芯片的新型值锁存电路，这种电路运用BiCMOS技术，由延时电路、控制电路、锁定电路等部分组成，该设计的主要内容为：(1)电路包含了BiCOMS延时电路、控制电路、锁定电路。(2)所述的BiCOMS延时电路包括：M1、M2构成的MOS管电流镜电路、M3构成的MOS控制管，M4，M5，M6，M9构成的电流偏置电路以及Bipolar晶体管Q1和充电电容C0，为后续的逻辑门电路提供一个延时信号。(3)所述的控制电路结构包括一个NMOS管M7，M8构成的反相器以及反相器INV1，INV2和或非门NOR1，NOR2。(4)所述的锁定电路包括M10，M11，M12，M13构成的两个传输门和单位增益电压缓冲器构成。本专利技术针对开关电源在初始时刻会产生一个电压尖峰，而这个电压尖峰会给内部逻辑电路造成紊乱，使电路系统无法正常工作，为防止这种干扰使芯片发生误动作，一般需要避开这个电压尖峰产生的时间，因此设计了一种用于开关电源芯片的新型值锁存电路。附图说明图1为电压峰值锁存电路整体电路；图2为单位增益电压缓冲器结构示意图。具体实施方式下面结合附图对本专利技术的具体实施方式作详细说明。电压峰值锁存电路整体电路如图1所示，虚线左侧为延时电路，控制端信号VC为逻辑信号，当VC为高电平时，功率开关管处于关断状态，M3管导通，电容C0两端电压被强制拉低，当VC由高变低时，M3管截止，功率开关管开启，此时偏置电流通过电流镜镜像及晶体管Q1作用后对电容C0进行充电，电容的充电电流等于Bipolar晶体管Q1的基极电流：其中M为M1与M2的宽长比之比，Ie为晶体管Q1发射极电流，β为晶体管Q1的电流放大倍数。充电时刻，a点电压Va开始线性上升，当Va为电源电压时，M4管截止，M5和M6管导通，此时Vb为低电平，Vd为高电平，M7管导通，M6管短路，Ve为低电平，Vf为高电平，传输门处于延时导通状态。Va下降过程中，当M4管电流大于M5管电流时，Vb、Vd电平翻转，此时a点翻转电压为：其中gm4和gm5分别为M4和M5管的跨导，VDD为电源电压。当Va为零时，M4管导通，M5和M6管截止，此时Vb为高电平，Vd为低电平，M7管截止。Va上升过程中，当M5管电流比M4管电流大时，Vb、Vd电平翻转，此时a点翻转电压为：a点上升翻转电压Va2大于下降翻转电压Va1，故该控制电路具有滞回功能。尖峰电压存在的时间一般在开关管初始导通时刻，这个时间约在200ns之内，考虑到前沿闭锁时间的设定，既要避过该尖峰，同时不影响电压信号采样，考虑一定的余量，本专利技术中设定为300ns，由延时电路可知，当控制信号VC为低电平时，M3管截止，延时电路通过电流镜和晶体管Q1对电容进行充电。锁存电路由传输门和单位增益电压缓冲器构成，锁存电路中单位增益电压缓冲器电路如图2所示，这里采用PMOS差分对管的自偏置折叠共源共栅结构，可以使输出电压很好的跟随输入检测电压，输出级采用源随器，提高电流输出能力供后续电路使用，为能够实时跟随检测输入电压，并快速高精度的锁定其峰值电压，对运放的低频开环增益、输入失调电压及其建立时间有一定的要求。由于该运放在电路中用作单位增益电压缓冲器，输入失调会在输出端等效的输出，由于输入电压为检测电压，检测值可能会低至200mV，输入失调电压要控制在2mV以内，最大输入电压为3V的情况下，其偏差为0.66‰，单位增益运放的精度可由下式得到：其中A0为运放的低频开环增益。计算可得为满足要求，运放的低频开环增益应不低于63.5dB。为了达到快速锁存峰值电压的目的，这里对运放的建立时间有一定要求，为了使输出电压能够紧随输入电压变化，根据电路中开关管最小导通时间2μs，预留一定的余量这里将运放的建立时间设定在1μs以下。本文档来自技高网...

【技术保护点】
一种新型峰值锁存电路设计，其特征在于包含以下步骤：1)峰值锁存电路由延时电路、控制电路、锁定电路构成；2)BiCOMS延时电路包括：M1、M2构成的MOS管电流镜电路、M3构成的MOS控制管，M4，M5，M6，M9构成的电流偏置电路以及Bipolar晶体管Q1和充电电容C0；3)控制电路结构包括一个MOS管M7，M8构成的反相器以及反相器INV1，INV2和或非门NOR1，NOR2；4)锁定电路包括M10，M11，M12，M13构成的两个传输门和单位增益电压缓冲器。

【技术特征摘要】
1.一种新型峰值锁存电路设计，其特征在于包含以下步骤：1)峰值锁存电路由延时电路、控制电路、锁定电路构成；2)BiCOMS延时电路包括：M1、M2构成的MOS管电流镜电路、M3构成的MOS控制管，M4，M5，M6，M9构成的电流偏置电路以及Bipolar晶体管Q1和充电电容C0；3)控制电路结构包括一个MOS管M7，M8构成的反相器以及反相器INV1，INV2和或非门NOR1，NOR2；4)锁定电路包括M10，M11，M12，M13构成的两个传输门和单位增益电压缓冲器。2.根据权利要求1所述的一种新型峰值锁存电路设计，其特征在于：所述步骤(1)电路包含的峰值锁存电路由延时电路、控制电路、...

【专利技术属性】
技术研发人员：胡荣炎，
申请(专利权)人：胡荣炎，
类型：发明
国别省市：四川;51