一种多功能逻辑测试笔制造技术

本实用新型专利技术提供一种多功能逻辑测试笔，包括：逻辑信号识别电路，显示电路，信号分频区分模块，所述显示电路连接于逻辑信号识别电路，所述信号分频区分模块包括时基电路、闸门电路、计数器、译码显示电路，所述时基电路、闸门电路、计数器、译码显示电路依次串联设置，所述闸门电路将探测到的信号发送给逻辑信号识别电路，所述逻辑信号识别电路将探测到的信号发送给显示电路，所述的逻辑信号识别电路中的U1A与U2A组成双相比较器与输入信号进行检测识别，用于判断高低电平，所述的显示电路设计模块用于显示高低电平。本实用新型专利技术不仅具有简单，省时的优点，而且具有完善的多种功能的特点，真正的达到方便，高效。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
一种多功能逻辑测试笔
本技术涉及逻辑测试笔
，具体为一种多功能逻辑测试笔。
技术介绍
随着数字时代的到来，对数字逻辑信号的检测愈发重要，并朝着又快又准的趋势发展。在快节奏的学习和工作以及生活中，高效率的处理能力就能体现自我的价值。 而现实生活中，往往采取万用表或者示波器等仪器仪表不方便，造成效率的低下。目前较为简单的信号测试方法可以采取LED灯设计，但只能测试高低电平及其组态，且不能反应信号频率范围。而本新型装置实现了一种逻辑信号测试仪，不仅能区分电平状态，而且可以用于信号频率目前国内检测器件功能较为单一: 如中国专利200620091862.0。该装置分为逻辑电平检测部分和计量显示部分，而逻辑电平检测包括TTL逻辑电平检测电路与COMS逻辑电平检测电路，两者由与非门及外围元件构成相应逻辑网络形式，元件较多，电路较为复杂，有延迟，不准确的缺点。 如中国专利201220061751.0。该装置需要信号输入转换开关，造成不便。且基准方波信号发生器由CMOS与非门ICl所组成，ICl中的两个门F1、F2与R2、RPI及Cl?C6组成可调式多谐振荡器，造成结构的复杂。且RPI只能进行频率的微调，造成装置的局限性。 如中国专利90209542.0。该装置虽简单的反映出逻辑信号电平，但是功能单一，无法分频，无法满足日益进步的社会的需求。在实际操作中，需要其他大型器件辅助，没有带来实质性的方便。 同时以上装置，都是具有某些部分功能，或者结构过于复杂不能完全称为简单的综合性的逻辑笔，特别是实际操作中，未能实现准确快捷。 技术内容 本技术所解决的技术问题在于提供一种多功能逻辑测试笔，以解决上述
技术介绍
中提出的问题。 本技术所解决的技术问题采用以下技术方案来实现:一种多功能逻辑测试笔，包括:逻辑信号识别电路，显示电路，信号分频区分模块，所述显示电路连接于逻辑信号识别电路，所述信号分频区分模块包括时基电路、闸门电路、计数器、译码显示电路，所述时基电路、闸门电路、计数器、译码显示电路依次串联设置，所述闸门电路将探测到的信号发送给逻辑信号识别电路，所述逻辑信号识别电路将探测到的信号发送给显示电路，所述的逻辑信号识别电路中的UlA与U2A组成双相比较器对输入信号进行检测识别，用于判断高低电平，所述的显示电路用于显示高低电平。 所述时基电路模块由四个频率的时钟信号四个开关及相关与门组成，主要实现测频率时不同的档位选择，当选择一个档位开关，与这个档位串联的信号就会被输出，并与所述的闸门电路相连接。 所述的闸门电路由3个D触发器与相关门电路组成，实现计数器电路工作一个基准频率停止，基准信号输入74LS74中Al的第一片D触发器的脉冲信号H，a为Al中IQ与2Q’相与，b为Al的2Q’与A2的2Q的或，a的输出控制待测脉冲只输入一个基准脉冲的时间，b的输出控制待测脉冲输入一个基准时间后停止，并与所述的计数器电路模块相连。 所述计数器由6个十进制的74LS160组成，实现频率的计数，6片74LS160采用串行进位的方式进行连接，当74LS160(U1)计为9时，当下一个触发脉冲到来时，第二片74LS160(U2)开始计数，当第二片计为9时，第三片74LS160(U3)计数，由此类推，之后的计数器都是如此计数，并与所述的译码显示模块相连。 与现有技术相比，本技术的有益效果是: 1.本技术采取LM324系列器件为价格便宜的带有真差动输入的四运算放大器放大信号，进行准确判断，通过LED灯的显示，直观明了的观察灯泡颜色达到判断数字逻辑信号的状态。 2.本技术采取由四个基准频率、74LS08及74LS32的基准电路，电路元器件简单易获得，电路可组成四个频率信号分别为1Hz，1Hz, 100Hz, 1000Hz的档位选择开关，简单易操作。 3.本技术采用6片74LS160采用串行进位的方式进行连接，电路结构简单，运行平稳且速度进一步提高。 4.本技术采用74LS74和74LS08及74LS32组成的闸门电路，延迟小，器件普通易于获得。 5.本技术结构简单，易于实施，易于维护。 【附图说明】 图1为本技术的电路原理图。 图2为本技术的信号分频区分模块电路图。 图3为本技术的逻辑信号识别电路和显示电路电路图。 【具体实施方式】 为了使本技术的实现技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本技术。 如图1?3所示，一种多功能逻辑测试笔，包括:逻辑信号识别电路，显示电路，信号分频区分模块，所述显示电路连接于逻辑信号识别电路，所述信号分频区分模块包括时基电路、闸门电路、计数器、译码显示电路，所述时基电路、闸门电路、计数器、译码显示电路依次串联设置，所述闸门电路将探测到的信号发送给逻辑信号识别电路，所述逻辑信号识别电路将探测到的信号发送给显示电路，所述的逻辑信号识别电路中的UlA与U2A组成双相比较器与输入信号进行检测识别，用于判断高低电平，所述的显示电路用于显示高低电平。 所述时基电路模块由四个频率的时钟信号四个开关及相关与门组成，主要实现测频率时不同的档位选择，当选择一个档位开关，与这个档位串联的信号就会被输出，并与所述的闸门电路相连接。 所述的闸门电路由3个D触发器与相关门电路组成，实现计数器电路工作一个基准频率停止，基准信号输入74LS74中Al的第一片D触发器的脉冲信号H，a为Al中IQ与2Q’相与，b为Al的2Q’与A2的2Q的或，a的输出控制待测脉冲只输入一个基准脉冲的时间，b的输出控制待测脉冲输入一个基准时间后停止，并与所述的计数器电路模块相连。 所述计数器由6个十进制的74LS160组成，实现频率的计数，6片74LS160采用串行进位的方式进行连接，当74LS160(U1)计为9时，当下一个触发脉冲到来时，第二片74LS160(U2)开始计数，当第二片计为9时，第三片74LS160(U3)计数，由此类推，之后的计数器都是如此计数，并与所述的译码显示模块相连。 优选地，所述的逻辑信号识别电路，采用LM324芯片，具有短路保护输出功能，真差动输入级，可单电源3V-32V下工作，低偏置电流:最大ΙΟΟηΑ，每封装含四个运算放大器。具有内部补偿的功能。共模范围扩展到负电源，输入端具有静电保护功能。 优选地，所述的时基电路，采用74LS32器件，包含4路独立的2输入或门，封装类型包括塑料S0、和陶瓷扁平封装、陶瓷芯片载体和扁平封装、以及塑料和陶瓷DIP，电压4.75?5.25V，驱动电流-0.8/16mA，最大传输延迟22ns，器件普通易于获得，与四个开关相连即可组成基准电路。 优选地，所述的闸门电路，采用74LS74器件，包含2路独立的D型上升沿触发器，在预设(PRE)或清零(CLR)端输入低电平可以对74LS74的输出端进行预设或复位，无视其他输入电平的高低。当PRE和CLR未被激活(高)时，数据端(D)的数据只要满足建立时间的要求，即可在时钟(CLK)脉冲的上升沿传送到输出端。74LS74的时钟触发发生在电平到达某个程度的时刻，而跟CLK上升本文档来自技高网...

【技术保护点】
一种多功能逻辑测试笔，包括：逻辑信号识别电路，显示电路，信号分频区分模块，其特征在于：所述显示电路连接于逻辑信号识别电路，所述信号分频区分模块包括时基电路、闸门电路、计数器、译码显示电路，所述时基电路、闸门电路、计数器、译码显示电路依次串联设置，所述闸门电路将探测到的信号发送给逻辑信号识别电路，所述逻辑信号识别电路将探测到的信号发送给显示电路，所述的逻辑信号识别电路中的U1A与U2A组成双相比较器与输入信号进行检测识别，用于判断高低电平，所述的显示电路用于显示高低电平。

【技术特征摘要】
1.一种多功能逻辑测试笔，包括:逻辑信号识别电路，显示电路，信号分频区分模块，其特征在于:所述显示电路连接于逻辑信号识别电路，所述信号分频区分模块包括时基电路、闸门电路、计数器、译码显示电路，所述时基电路、闸门电路、计数器、译码显示电路依次串联设置，所述闸门电路将探测到的信号发送给逻辑信号识别电路，所述逻辑信号...

【专利技术属性】
技术研发人员：汪磊，武峰，赵起，吴祥，金俊，万滟秋，杨雪蛟，
申请(专利权)人：安徽工程大学，
类型：新型
国别省市：安徽;34