用以支持存储器错误校正的非易失性存储器模块架构制造技术

本发明专利技术提供用于操作非易失性存储器模块的设备及方法。在一个实例中，一种方法可包含：利用来自包含第一易失性存储器装置的第一数据通路的第一数据填充第一非易失性存储器的第一多个页，及利用来自包含第二易失性存储器装置的第二数据通路的第二数据填充所述第一非易失性存储器装置的第二多个页。在特定实例中，所述第一多个页不包含来自所述第二数据通路的数据。

【技术实现步骤摘要】
【国外来华专利技术】用以支持存储器错误校正的非易失性存储器模块架构优先权申请案本申请案主张2016年1月19日提出申请的序列号为15/000,812的美国申请案的优先权权益，所述美国申请案以其全文引用的方式并入本文中。
技术介绍
随着所有类型的存储器装置的演进，在存储器的各方面性能的改善上已取得持续进步。举例来说，存储器装置的存储容量已持续增加。此容量的增加允许开发更为精密的应用及数据结构。许多企业依赖全天候运行的计算机系统来保存且具有可用关键数据以实现企业的持续运作。尽管存储器芯片十分稳健，但也会出故障。在无备用计划的情况下，存储于故障存储器芯片上的数据可对计算机系统的操作如此至关重要，以致如果不能及时重组信息那么可出现显著系统停机时间。当前存储器装置可包含供正常操作的易失性存储器及针对其中存储于易失性存储器中的信息需要备份的情况(例如当到易失性存储器的电力可被中断时)的非易失性存储器。在此些情况下，数据可在电力崩溃期间从易失性存储器被传送到非易失性存储器来进行存储。在随后电力恢复之后，数据可即刻被检索回到易失性存储器以供主机系统快速存储及检索。在存储器模块的非易失性存储器组件出故障之后，与故障存储器组件相关联的数据可即刻丢失且计算机系统可变得不能操作。附图说明在图式(其未必按比例绘制)中，相似编号可在不同视图中描述类似组件。具有不同字母后缀的相似编号可表示类似组件的不同例子。图式通常以实例方式而非限制方式图解说明本文件中所论述的各种实施例。图1大体来说图解说明实例性存储器模块。图2大体来说图解说明根据本专利技术标的物的各种实例的到存储器装置的非易失性存储器页映射的实例性数据通路。图3大体来说图解说明替代实例性存储器模块。图4大体来说图解说明用于在易失性存储器系统与非易失性存储器系统之间传送数据的实例性方法的流程图。图5大体来说图解说明根据本专利技术标的物的各种实例的到存储器模块的非易失性存储器页映射的实例性数据通路。图6大体来说图解说明用于在易失性存储器系统与非易失性存储器系统之间传送数据的实例性方法的流程图。具体实施方式本专利技术人已认识到用于可靠地存储及检索存储器模块的非易失性存储器组件内的数据的设备及方法。另外，可使用错误校正码(ECC)信息来重构所存储数据，使得如果存储器模块的非易失性存储器芯片出故障，那么存储于所述故障芯片上的数据或信息可被恢复且存储器模块或主机系统可标记故障芯片并停止使用所述故障存储器芯片，无论其是易失性的还是非易失性的。当前，非易失性双列直插式存储器模块(NVDIMM)以不可支持存储器错误校正(例如(但不限于)ECC支持、芯片消除(chipkill)功能性或其组合)的方式将数据传送到非易失性存储器装置且传送来自所述非易失性存储器装置的数据。本专利技术标的物除论述实例性NVDIMM的物理架构之外，也论述在存储器模块内更好地支持芯片消除功能性的数据传送方案。芯片消除功能性通常包含由主机系统执行的芯片消除算法，主机系统可使用存储器装置中的ECC信息及其它有效数据来重构或恢复因存储器芯片故障而损毁的数据。网络服务器系统已包含芯片消除功能性，使得主机处理器可识别故障易失性存储器芯片，可标记故障芯片以不再使用，可恢复且重新映射经损毁数据，且系统可继续发挥功能直到故障非易失性存储器芯片可被替换为止。本专利技术标的物提供存储器模块及可扩展芯片消除功能性的方法，使得主机系统可识别故障非易失性存储器装置，恢复因非易失性存储器装置故障所致的经损毁数据，且在特定实例中继续操作系统直到非易失性存储器装置可被替换为止。图1大体来说图解说明实例性存储器模块100。在特定实例中，存储器模块100可包含电力供应器101、至少一个非易失性存储器102、非易失性存储器控制器103、寄存器104、多个易失性存储器装置105(例如，动态随机存取存储器(DRAM)装置)、控制与地址多路复用器106、多个数据多路复用器107及多个互连件(APR、BPR、MDQ)。在特定实例中，存储器可形成于单个印刷电路板(PCB)上。在特定实例中，当来自系统电力供应器(未展示)的系统电力从存储器模块100被移除时，存储器装置电力供应器101可提供足够电力以允许将数据从易失性存储器装置105移动到非易失性存储器102。在特定实例中，电力供应器101或备用电源可包含电池。在一些实例中，电力供应器101可包含电容器。在特定实例中，存储器模块100表示DDR3或DDR4存储器模块。非易失性存储器可称为具有一或多个个别非易失性存储器装置的“库”。为简洁起见，本文中的说明将指“非易失性存储器或非易失性存储器装置”，但应理解在所有情形中所提及的非易失性存储器可是一或多个个别非易失性存储器装置的库。在特定实例中，非易失性存储器102可在存储器模块100外部的电源被移除时保存且维持数据。非易失性存储器装置的实例可包含(但不限于)包含各种快闪存储器技术的电荷存储类型存储器，例如NAND快闪存储器、磁性随机存取存储器(MRAM)、自旋转移扭矩随机存取存储器(STT-RAM)、铁电随机存取存储器(FeRAM)、相变存储器(PCM)、电阻式随机存取存储器(RRAM)或上述各项的组合。在特定实例中，易失性存储器装置105可包含随机存取存储器，随机存取存储器包含(但不限于)可提供相对快的读取及写入速度以供主机系统(例如，主机处理器)使用的动态随机存取存储器(DRAM)。当系统电力从存储器模块100被移除时，此易失性随机存取存储器通常不能维持所存储数据。寄存器104可控制对易失性存储器装置105的存取。当存在系统电力时，寄存器104可(举例来说)经由主机命令与地址总线108及命令与地址多路复用器106而从主机系统接收命令与地址控制信息，例如存储器请求。在特定实例中，主机命令与地址总线108可耦合到出于控制目的而形成于印刷电路板上的外部连接器。寄存器104可通过以下步骤对命令与地址控制信息做出响应：控制易失性存储器装置105以经由数据多路复用器107及外部连接器将数据呈递到主机或从主机接收数据以存储于易失性存储器装置105中。在特定实例中，错误校正码(ECC)信息可由寄存器104路由以存储于易失性存储器装置105中。在特定实例中，存储器模块100可包含两个易失性存储器命令与地址总线(APR、BPR)，每一总线耦合到多个易失性存储器装置105的相应块109、110且经配置以将命令与地址控制信息传送到易失性存储器装置105。在一些实例中，易失性存储器装置105的第一块109可包含五个数据通路且易失性存储器装置105的第二块110可包含四个数据通路。在特定实例中，寄存器104可将命令与地址控制信息提供到易失性存储器装置105以检索由主机系统请求的数据或保存由主机系统提供的数据。如本文中所使用，数据通路被定义为包含数据通信路径及与传送去往及来自非易失性存储器控制器的数据相关联的相关联易失性存储器的数据通道。存储器模块中的数据通路的数目可受以下因素的影响：存储器模块中的易失性存储器装置的数目、可同时与主机数据总线或连接器连接的存储器模块的数目、与存储器模块介接的主机数据总线或连接器的大小、与易失性存储器装置相关联的数据字的位长度或上述各项的组合。在图1及3的实例中，数据通路或数据通道包含存储器及数据本文档来自技高网...

【技术保护点】
1.一种方法，其包括：利用来自与第一易失性存储器装置相关联的第一数据通路的第一数据填充第一非易失性存储器的第一多个页；及利用来自与第二易失性存储器装置相关联的第二数据通路的第二数据填充所述第一非易失性存储器装置的第二多个页；其中所述第一多个页不包含来自所述第二数据通路的所述数据。

【技术特征摘要】
【国外来华专利技术】2016.01.19 US 15/000,8121.一种方法，其包括：利用来自与第一易失性存储器装置相关联的第一数据通路的第一数据填充第一非易失性存储器的第一多个页；及利用来自与第二易失性存储器装置相关联的第二数据通路的第二数据填充所述第一非易失性存储器装置的第二多个页；其中所述第一多个页不包含来自所述第二数据通路的所述数据。2.根据权利要求1所述的方法，其进一步包括：提供来自主机的主机命令与地址信息，使得所述第一易失性存储器装置及所述第二易失性存储器装置中的每一者响应于所述主机命令与地址信息而执行正常操作，且其中响应于从与所述主机相异的存储器控制器提供的命令与地址信息而执行所述填充所述第一多个页及所述填充所述第二多个页中的每一者。3.根据权利要求2所述的方法，其进一步包括通过命令与地址多路复用器选择所述主机命令与地址信息及从所述存储器控制器提供的所述命令与地址信息中的一者。4.根据权利要求1所述的方法，其进一步包括利用来自包含第三易失性存储器装置的错误校正数据通路的错误校正码信息填充所述第一非易失性存储器的第三多个页，其中所述第三多个页与所述第一多个页相异且与所述第二多个页相异。5.根据权利要求1所述的方法，其中通过至少公共数据总线将所述第一数据及所述第二数据中的每一者传送到所述第一非易失性存储器。6.根据权利要求1所述的方法，其中通过至少第一数据总线将所述第一数据传送到所述第一非易失性存储器，通过至少第二数据总线将所述第二数据传送到所述第一非易失性存储器，且所述第一数据总线与所述第二数据总线是相异的。7.根据权利要求1所述的方法，其中所述第一数据及所述第二数据中的每一者包含下部数据位及上部数据位，所述第一非易失性存储器的所述第一页中的每一者经配置以利用所述第一数据的所述下部数据位来填充，且所述第一非易失性存储器的所述第二页中的每一者经配置以利用所述第二数据的所述下部数据位来填充，且所述方法进一步包括：利用所述第一数据的所述上部数据位填充第二非易失性存储器的多个第一页，及利用所述第二数据的所述上部数据位填充所述第二非易失性存储器的多个第二页。8.根据权利要求1所述的方法，其中所述第一多个页中的每一者经配置以仅包含从所述第一数据通路接收的信息以保留芯片消除功能性。9.根据权利要求1所述的方法，其中所述第二多个页中的每一者经配置以仅包含从所述第二数据通路接收的信息以保留芯片消除功能性。10.根据权利要求4所述的方法，其中所述第三多个页经配置以仅包含从所述错误校正数据通路接收的错误校正码信息以保留芯片消除功能性。11.一种存储器系统，其包括：非易失性存储器，其包含多个存储器页；多个易失性存储器装置，其布置于多个数...

【专利技术属性】
技术研发人员：G·帕克斯，J·帕里，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US