半导体器件制造技术

一种半导体器件包括鳍型有源图案中的源/漏区、与源/漏区相邻的栅结构以及源/漏区和栅结构上的绝缘层。共享接触插塞穿透绝缘层，并且包括连接到源/漏区的第一下部、连接到栅结构的第二下部以及连接到第一下部和第二下部的上表面的上部。插塞间隔物膜位于第一下部和第二下部中的至少一个与绝缘层之间，并且包括与绝缘层的材料不同的材料。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用2017年4月3日提交的题为“半导体器件”的韩国专利申请No.10-2017-0042970的全部内容通过引用合并于此。
本文描述的一个或多个实施例涉及半导体器件。
技术介绍
努力制造更小、更高性能的电子器件一直是系统设计者的目标。实现这一目标的一种方法涉及在器件(例如，晶体管、逻辑电路、存储器等)之间使用共享(或集成)接触。例如，在静态随机存取存储器(SRAM)的情况下，共享接触可用于将SRAM单元的互补金属氧化物半导体(CMOS)中的栅电极连接到源/漏极。使用双蚀刻工艺来形成共享接触。然而，这种工艺可能会使得双蚀刻区域中的栅结构(例如，侧壁间隔物)损坏。
技术实现思路
根据一个或多个实施例，一种半导体器件包括：鳍型有源图案中的源/漏区；与源/漏区相邻的栅结构；源/漏区和栅结构上的绝缘层；穿透绝缘层的共享接触插塞，所述共享接触插塞包括连接到源/漏区的第一下部、连接到栅结构的第二下部以及连接到第一下部和第二下部的上表面的上部；以及插塞间隔物膜，在第一下部和第二下部中的至少一个与绝缘层之间，所述插塞间隔物膜包括与绝缘层的材料不同的材料。根据一个或多个其他实施例，一种半导体器件包括：衬底，包括具有第一接触区域的第一器件和具有第二接触区域的第二器件；衬底上的绝缘层，覆盖第一器件和第二器件；穿透绝缘层的共享接触插塞，所述共享接触插塞包括分别连接到第一接触区域和第二接触区域且彼此间隔开的第一下部和第二下部以及连接到第一下部和第二下部的上表面的上部；插塞间隔物膜，围绕第一下部和第二下部中的至少一个的侧壁，并且由与绝缘层的材料不同的材料形成；以及导电阻挡膜，在共享接触插塞和绝缘层之间以与共享接触插塞的表面接触。根据一个或多个实施例，一种半导体器件包括：衬底；在衬底上沿第一方向延伸的第一鳍型有源图案和第二鳍型有源图案；第一栅结构和第二栅结构，在衬底上沿与第一方向不同的第二方向延伸，所述第一栅结构和第二栅结构分别与第一鳍型有源图案和第二鳍型有源图案相交；第一鳍型有源图案中在第一栅结构的不同侧上的第一有源区域，用作第一源/漏区；第二鳍型有源图案中在第二栅结构的不同侧上的第二有源区域，用作第二源/漏区；衬底上的绝缘层，覆盖第一鳍型有源图案、第二鳍型有源图案、第一栅结构和第二栅结构；穿透绝缘层的共享接触插塞，所述共享接触插塞包括分别连接到第一有源区域和第二栅结构的第一下部和第二下部以及连接第一下部和第二下部的上表面的第一上部；以及插塞间隔物膜，在第一下部和第二下部中的至少一个与绝缘层之间，并且包括相对于绝缘层具有选择性蚀刻率的材料。根据一个或多个其他实施例，一种半导体器件包括：鳍型有源图案中的第一源/漏区和第二源/漏区；第一源/漏区与第二源/漏区之间的栅结构；绝缘层，覆盖第一源/漏区、第二源/漏区和栅结构；穿透绝缘层的共享接触插塞，所述共享接触插塞包括分别连接到第一源/漏区和第二源/漏区的第一下部和第二下部、栅结构上的第三下部以及连接第一至第三下部的上表面的上部；以及插塞间隔物膜，在第一至第三下部中的至少一个与绝缘层之间，所述插塞间隔物膜包括与绝缘层的材料不同的材料。根据一个或多个实施例，一种半导体器件包括：衬底；在衬底上沿第一方向延伸的第一鳍型有源图案和第二鳍型有源图案；第一栅结构和第二栅结构，在衬底上沿与第一方向不同的第二方向延伸，所述第一栅结构和第二栅结构分别与第一鳍型有源图案和第二鳍型有源图案相交；第一鳍型有源图案中在第一栅结构的不同侧上的第一有源区域，用作第一源/漏区；第二鳍型有源图案中在第二栅结构的不同侧上的第二有源区域，用作第二源/漏区；第三栅结构，沿第二方向延伸并且在第一有源区域和第二有源区域之间；绝缘层，在衬底上并且覆盖第一鳍型有源图案、第二鳍型有源图案和第一至第三栅结构；穿透绝缘层的共享接触插塞，所述共享接触插塞包括分别连接到第一有源区域和第二有源区域的第一下部和第二下部、第三栅结构上的第三下部以及连接第一至第三下部的上表面的上部；以及插塞间隔物膜，形成为包围第一至第三下部中的至少一个的侧壁，所述插塞间隔物膜包括相对于绝缘层的材料具有选择性蚀刻率的材料。附图说明通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得清楚，附图中：图1A示出了半导体器件的实施例，图1B示出了用于形成半导体器件的接触孔的工艺的实施例；图2A示出了半导体器件的另一实施例，图2B示出了用于形成图2A的半导体器件的接触孔的工艺的实施例；图3和图4示出了半导体器件的等效电路和布局的实施例；图5A至5C分别示出了图4中部分I、II和III的实施例；图6和7分别示出了沿着图4中的线A-A和B-B截取的实施例；图8示出了图6中的部分IV的实施例；图9示出了半导体器件的另一实施例；图10至图19示出了用于制造半导体器件的方法的实施例中的一些阶段；图20A至图20D示出了用于制造半导体器件的方法的另一实施例中的一些阶段；图21A至图21C示出了用于制造半导体器件的方法的另一实施例中的一些阶段；图22示出了半导体器件的布局实施例；图23示出了沿着图22中的剖面线C-C截取的实施例；图24示出了半导体器件的另一实施例；图25示出了半导体器件的另一布局实施例；图26和27分别示出了沿着图25中的线D-D和E-E的实施例；以及图28示出了电子设备的实施例。具体实施方式图1A示出了半导体器件10的实施例，半导体器件10可以包括具有第一接触区域21a的第一器件D1和具有第二接触区域21b的第二器件D2。半导体器件10可以是各种半导体器件，包括但不限于逻辑电路和存储器。第一器件D1和第二器件D2可以是例如晶体管或其他电路部件。第一接触区域21a和第二接触区域21b可以位于不同的高度上。例如，第一接触区域21a可以位于比第二接触区域21b低的高度上。在晶体管的情况下，第一接触区域21a可以是源/漏区，并且第二接触区域21b可以是栅(参见图6至9的示例实施例)。半导体器件10可以包括封装第一器件D1和第二器件D2的绝缘层20，并且可以包括共同连接到第一接触区域21a和第二接触区域21b的共享接触插塞C。示例实施例中采用的共享接触插塞C可以包括第一下部C1和第二下部C2，并且可以包括之上的上部CS。第一下部C1和第二下部C2可以彼此间隔开以分别连接到第一接触区域21a和第二接触区域21b。上部CS可以连接第一下部C1和第二下部C2的表面。这样，第一下部C1、第二下部C2和上部CS可以整体形成以提供单个共享接触。每个接触孔的蚀刻区域可以重叠，从而防止由双蚀刻工艺引起的过蚀刻。半导体器件10还可以包括使用与绝缘层20不同的材料形成的插塞间隔物膜25。半导体器件10还可以包括共享接触插塞C与绝缘层20之间的导电阻挡膜26。在示例实施例中，插塞间隔物膜25可以围绕第一下部C1的侧壁。可以使用插塞间隔物膜25形成期望的接触孔结构。图1B示出了用于形成接触孔以形成图1A的共享接触插塞C的方法的实施例。如图1B所示，第一接触孔H1和第二接触孔H2可以形成为彼此间隔开(由虚线标记)，以便连接到第一接触区域21a和第二接触区域21b。第一接触孔H1和第二接触孔H2的暴露表面可以使用扩大接触孔的工艺(箭头标记)来蚀刻。在此工艺中，第一接触本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：鳍型有源图案中的源/漏区；与源/漏区相邻的栅结构；源/漏区和栅结构上的绝缘层；穿透绝缘层的共享接触插塞，所述共享接触插塞包括连接到源/漏区的第一下部、连接到栅结构的第二下部以及连接到第一下部和第二下部的上表面的上部；以及插塞间隔物膜，在第一下部和第二下部中的至少一个与绝缘层之间，所述插塞间隔物膜包括与绝缘层的材料不同的材料。

【技术特征摘要】
2017.04.03 KR 10-2017-00429701.一种半导体器件，包括：鳍型有源图案中的源/漏区；与源/漏区相邻的栅结构；源/漏区和栅结构上的绝缘层；穿透绝缘层的共享接触插塞，所述共享接触插塞包括连接到源/漏区的第一下部、连接到栅结构的第二下部以及连接到第一下部和第二下部的上表面的上部；以及插塞间隔物膜，在第一下部和第二下部中的至少一个与绝缘层之间，所述插塞间隔物膜包括与绝缘层的材料不同的材料。2.根据权利要求1所述的半导体器件，其中，插塞间隔物膜的上端位于比栅结构的上表面高的高度上。3.根据权利要求2所述的半导体器件，其中，插塞间隔物膜的上端与栅结构的上表面之间的高度差为至少10nm。4.根据权利要求1所述的半导体器件，其中，共享接触插塞的侧表面在插塞间隔物膜的上端上具有台阶。5.根据权利要求4所述的半导体器件，其中：在沿第一下部和第二下部的排列方向截取的横截面中，所述上部的宽度大于与第一下部和第二下部对应的外形的最大宽度。6.根据权利要求1所述的半导体器件，其中，绝缘层包括第一下部和第二下部之间的位于所述上部下方的部分。7.根据权利要求6所述的半导体器件，其中，第一下部和第二下部之间的绝缘层的所述部分低于插塞间隔物膜的上端。8.根据权利要求6所述的半导体器件，其中，绝缘层包括栅结构与第一下部之间的部分。9.根据权利要求1所述的半导体器件，其中，插塞间隔物膜仅在第一下部和绝缘层之间。10.根据权利要求9所述的半导体器件，其中：共享接触插塞在第一下部的侧表面和所述上部的侧表面之间具有台阶，以及第二下部的侧表面连续地连接到所述上部的侧表面。11.根据权利要求1所述的半导体器件，其中，插塞间隔物膜包括：在第一下部和绝缘层之间的第一插塞间隔物膜，以及在第二下部和绝缘层之间的第二插塞间隔物膜。12.根据权利要求1所述的半导体器件，其中：栅结构包括栅电极和在栅电极的不同侧上的侧壁间隔物，以及第一下部邻近栅结构的侧壁间隔物。13.根据权利要求1所述的半导体器件，其中：栅结构包括在鳍型有源图案上的延伸区域，以及第二下部连接到栅结构的延伸区域。14.根据权利要求1所述的半导体器件，还包括：在共享接触插塞和绝缘层之间并且与共享接触插塞的表面接触的导电阻挡膜。15.根据权利要求1所述的半导体器件，还包括：第一晶体管器件；以及第二晶体管器件，其中源/漏区构成第一晶体管器件的一部分，并且其中栅结构构成第二晶体管器件的一部分。16.一种半导体器件，包括：衬底，包括具有第一接触区域的第一器件和具有第二接触区域的第二器件；衬底上的绝缘层，覆盖第一器件和第二器件；穿透绝缘层的共享接触插塞，所述共享接触插塞包括分别连接到第一接触区域和第二接触区域且彼此间隔开的第一下部和第二下部以及连接到第一下部和第二下部的上表面的上部；插塞间隔物膜，围绕第一下部和第二下部中的至少一个的侧壁，并且由与绝缘层的材料不同的材料形成；以及导电阻挡膜，在共享接触插塞和绝缘层之间以与共享接触插塞的表面接触。17.根据权利要求16所述的半导体器件，其中：第一接触区域位于比第二接触区域低的高度上，以及插塞间隔物膜围绕第一下部的侧壁。18.根据权...

【专利技术属性】
技术研发人员：裵德汉，李炯宗，金炫珍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR