半导体封装结构制造技术

本实用新型专利技术提供一种半导体封装结构，包括一基板及至少一设置在所述基板上的芯片，每一所述芯片通过一粘结剂层粘贴在所述基板上，所述粘结剂层的侧面与所述芯片的侧面平齐或者所述粘结剂层的侧面沿所述芯片的侧面爬坡，所述爬坡的高度小于所述芯片高度的四分之三。本实用新型专利技术的优点在于，粘结剂层的侧面与所述芯片的侧面平齐或者所述爬坡的高度小于所述芯片高度的四分之三，若粘结剂层符合该特征，则芯片粘贴在基本上后，不会存在银浆过多造成爬胶过高，芯片被污染，银浆过少，造成芯片与基板之间的银浆空洞，银浆覆盖率不足，银浆厚度不足，影响产品性能的问题，具有良好的稳定性和可靠性。

Semiconductor packaging structure

The utility model provides a semiconductor packaging structure, including a substrate and a chip at least disposed on the substrate, each chip is pasted on the substrate through a binder layer, the side of the binder layer is even with the side of the chip or the side of the binder layer climbs along the side of the chip. The height of the climbing slope is less than 3/4 of the chip height. The utility model has the advantages that the side of the adhesive layer is even with the side of the chip or the climbing height is less than three-fourths of the chip height. If the adhesive layer conforms to the characteristics, the chip will not have too much silver slurry to cause too high glue climbing, the chip will be polluted, and the silver slurry is too little. The silver slurry between the chip and the substrate is hollow, the coverage of silver slurry is insufficient, the thickness of silver slurry is insufficient, which affects the performance of the product and has good stability and reliability.

【技术实现步骤摘要】
半导体封装结构
本技术涉及半导体封装领域，尤其涉及一种半导体封装结构。
技术介绍
在半导体封装领域，通常需要通过银浆等粘结剂将半导体芯片黏贴在基板上。随着半导体小型化的需求，半导体芯片的体积越来越小。而对于较小的芯片，银浆过多则会造成爬胶过高，芯片被污染，银浆过少，则会造成芯片与基板之间的银浆空洞，银浆覆盖率不足，银浆厚度不足，影响产品性能。因此，急需一种新型的半导体封装结构，来克服上述缺陷。
技术实现思路
本技术所要解决的技术问题是，提供一种半导体封装结构，其能够具有良好的稳定性和可靠性。为了解决上述问题，本技术提供了一种半导体封装结构，包括一基板及至少一设置在所述基板上的芯片，每一所述芯片通过一粘结剂层粘贴在所述基板上，所述粘结剂层的侧面与所述芯片的侧面平齐或者所述粘结剂层的侧面沿所述芯片的侧面爬坡，所述爬坡的高度小于所述芯片高度的四分之三。在一实施例中，所述粘结剂层侧面平整，在一实施例中，所述粘结剂层呈规则长方体形状。在一实施例中，所述粘结剂层覆盖所述芯片的全部底面。在一实施例中，所述粘结剂层的厚度为20微米~40微米。在一实施例中，所述粘结剂层为导电层。本技术的优点在于，粘结剂层的侧面与所述芯片的侧面平齐或者所述爬坡的高度小于所述芯片高度的四分之三，若粘结剂层符合该特征，则芯片粘贴在基本上后，不会存在银浆过多造成爬胶过高，芯片被污染，银浆过少，造成芯片与基板之间的银浆空洞，银浆覆盖率不足，银浆厚度不足，影响产品性能的问题，具有良好的稳定性和可靠性。附图说明图1是本技术半导体封装结构的示意图。图2是本技术半导体封装结构的另一示意图。具体实施方式下面结合附图对本技术提供的半导体封装结构的具体实施方式做详细说明。图1是本技术半导体封装结构的示意图。请参阅图1，所述半导体封装结构包括一基板1及至少一设置在所述基板1上的芯片2。所述基板1可以为本领域技术人员熟知的基板，所述芯片2为小尺寸芯片。在所述基板1上可以设置多个芯片2。在本具体实施方式中，为了清楚解释本技术的技术方案，仅示意性地绘示一个芯片2。所述芯片2通过一粘结剂层3粘贴在所述基板1上。所述粘结剂层3可以导电或不导电。例如，所述粘结剂层包括但不限于导电银浆形成的导电层。其中，所述粘结剂层3的侧面与所述芯片2的侧面平齐，或者，所述粘结剂层3的侧面沿所述芯片2的侧面爬坡。其中，图1所示为所述粘结剂层3的侧面沿所述芯片2的侧面爬坡，图2是所述粘结剂层3的侧面与所述芯片2的侧面平齐的示意图。请参阅图1，所述粘结剂层3从所述基板1与所述芯片2之间被挤出，在所述芯片2的侧面形成爬坡。其中，所述爬坡的高度H小于所述芯片2高度的四分之三，所述粘结剂层3的厚度为20微米~40微米。请参阅图2，所述粘结剂层3的侧面与所述芯片2的侧面平齐，可见，所述粘结剂层3全部覆盖所述芯片底部区域，不会存在粘结剂空洞。上述特征的优点在于，粘结剂层3的侧面与所述芯片2的侧面平齐或者所述爬坡的高度H小于所述芯片2高度的四分之三，若粘结剂层3符合该特征，则芯片2粘贴在基本上后，不会存在银浆过多造成爬胶过高，芯片被污染，银浆过少，造成芯片与基板之间的银浆空洞，银浆覆盖率不足，银浆厚度不足，影响产品性能的问题。进一步，所述粘结剂层3侧面平整，所述粘结剂层3呈规则长方体形状。所述粘结剂层3覆盖所述芯片的全部底面。以上所述仅是本技术的优选实施方式，应当指出，对于本
的普通技术人员，在不脱离本技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其特征在于，包括一基板及至少一设置在所述基板上的芯片，每一所述芯片通过一粘结剂层粘贴在所述基板上，所述粘结剂层的侧面与所述芯片的侧面平齐或者所述粘结剂层的侧面沿所述芯片的侧面爬坡，所述爬坡的高度小于所述芯片高度的四分之三。

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括一基板及至少一设置在所述基板上的芯片，每一所述芯片通过一粘结剂层粘贴在所述基板上，所述粘结剂层的侧面与所述芯片的侧面平齐或者所述粘结剂层的侧面沿所述芯片的侧面爬坡，所述爬坡的高度小于所述芯片高度的四分之三。2.根据权利要求1所述的半导体封装结构，其特征在于，所述粘结剂层侧面平整。3.根据...

【专利技术属性】
技术研发人员：王琪，阳小芮，张浩，
申请(专利权)人：上海凯虹科技电子有限公司，
类型：新型
国别省市：上海,31