半导体存储装置制造方法及图纸

本发明专利技术的实施方式提供一种能确保读出裕度的半导体存储装置。一实施方式的半导体存储装置具备：存储单元，包含能够保存数据的电阻性存储元件；读出放大器，从所述存储单元读出数据；第1晶体管及第2晶体管，并联连接在电连接于所述存储单元的第1节点与电连接于所述读出放大器的第2节点之间，包含被供给第1电压的栅极，且具有互不相同的尺寸；以及开关电路，经由所述第1晶体管或所述第2晶体管中的任一晶体管，将所述第1节点及所述第2节点之间电连接。所述读出放大器将第1电流与第2电流进行比较，所述第1电流经由所述第1晶体管被供给到所述存储单元，所述第2电流经由所述第2晶体管以与所述第1电流不同的时序被供给到所述存储单元。

【技术实现步骤摘要】
半导体存储装置[相关申请]本申请享有以日本专利申请2017-49983号(申请日：2017年3月15日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种半导体存储装置。
技术介绍
已知一种具有电阻变化元件的半导体存储装置。
技术实现思路
本专利技术的实施方式提供一种能够相对于动作环境稳固地确保自参照方式中的读出裕度的半导体存储装置。实施方式的半导体存储装置具备存储单元、读出放大器、第1晶体管、第2晶体管、及开关电路。所述存储单元包含能够保存数据的电阻性存储元件。所述读出放大器从所述存储单元读出数据。所述第1晶体管及所述第2晶体管并联连接在电连接于所述存储单元的第1节点与电连接于所述读出放大器的第2节点之间，包含被供给第1电压的栅极，且具有互不相同的尺寸。所述开关电路经由所述第1晶体管或所述第2晶体管中的任一晶体管，将所述第1节点及所述第2节点之间电连接。所述读出放大器将第1电流与第2电流进行比较，所述第1电流经由所述第1晶体管被供给到所述存储单元，所述第2电流经由所述第2晶体管以与所述第1电流不同的时序被供给到所述存储单元。附图说明图1是用来说明第1实施方式的半导体存储装置的构成的框图。图2是用来说明第1实施方式的半导体存储装置的存储单元的构成的示意图。图3是用来说明第1实施方式的半导体存储装置的读出放大器及写入驱动器的构成的电路图。图4是用来说明第1实施方式的半导体存储装置的读出动作的流程图。图5是用来说明第1实施方式的半导体存储装置的读出动作的时序图。图6是用来说明第1实施方式的半导体存储装置的第1读出动作的示意图。图7是用来说明第1实施方式的半导体存储装置的第2读出动作的示意图。图8是用来说明第1实施方式的半导体存储装置的比较动作的表格。图9是用来说明相关技术的电路图。图10是用来说明相关技术的图解。图11是用来说明第1实施方式的半导体存储装置的效果的图解。图12是用来说明第1实施方式的第1变化例的半导体存储装置的效果的图解。图13是用来说明第1实施方式的第2变化例的半导体存储装置的构成的电路图。图14是用来说明第1实施方式的第3变化例的半导体存储装置的构成的电路图。具体实施方式以下，参照附图，对实施方式进行说明。另外，在以下说明中，对于具有同一功能及构成的构成要素，标注共通的参照符号。此外，在区分具有共通的参照符号的多个构成要素的情况下，对该共通的参照符号标注后缀而进行区分。另外，在不需要对多个构成要素进行特别区分的情况下，仅对该多个构成要素标注共通的参照符号，而不标注后缀。1.第1实施方式对第1实施方式的半导体存储装置进行说明。1.1关于构成首先，对第1实施方式的半导体存储装置的构成进行说明。1.1.1.关于半导体存储装置的构成第1实施方式的半导体存储装置是例如使用磁阻效应(MTJ：MagneticTunnelJunction，磁隧道接面)元件作为电阻性存储元件的利用垂直磁化方式的磁存储装置。图1是表示第1实施方式的半导体存储装置1的构成的框图。如图1所示，半导体存储装置1具备存储单元阵列11、电流吸收器12、读出放大器及写入驱动器(SA/WD)13、行解码器14、页缓冲器15、输入输出电路16、以及控制部17。存储单元阵列11具备与行(row)及列(column)建立对应关系的多个存储单元MC。而且，位于同一行的存储单元MC连接于同一字线WL，位于同一列的存储单元MC的两端连接于同一位线BL及同一源极线/BL。电流吸收器12连接于位线BL及源极线/BL。电流吸收器12在数据的写入及读出等动作中，将位线BL或源极线/BL设为接地电位。SA/WD13连接于位线BL及源极线/BL。SA/WD13经由位线BL及源极线/BL对动作对象的存储单元MC供给电流，从而对存储单元MC进行数据的写入。此外，SA/WD13经由位线BL及源极线/BL对动作对象的存储单元MC供给电流，从而对存储单元MC进行数据的读出。更具体来说，SA/WD13内的写入驱动器WD对存储单元MC进行数据的写入。此外，SA/WD13内的读出放大器SA从存储单元MC进行数据的读出。行解码器14经由字线WL与存储单元阵列11连接。行解码器14对指定存储单元阵列11的行方向的行地址进行解码。而且，根据解码结果选择字线WL，并对所选择的字线WL施加数据的写入及读出等动作所需的电压。页缓冲器15将写入到存储单元阵列11内的数据、及从存储单元阵列11读出的数据以被称为页的数据单位暂时地保存。输入输出电路16将从半导体存储装置1的外部接收到的各种信号发送到控制部17及页缓冲器15，并将来自控制部17及页缓冲器15的各种信息发送到半导体存储装置1的外部。控制部17与电流吸收器12、SA/WD13、行解码器14、页缓冲器15、及输入输出电路16连接。控制部17按照输入输出电路16从半导体存储装置1的外部接收到的各种信号，控制电流吸收器12、SA/WD13、行解码器14、及页缓冲器15。1.1.2.关于存储单元的构成其次，使用图2，对第1实施方式的半导体存储装置的存储单元的构成进行说明。图2是用来说明第1实施方式的半导体存储装置1的存储单元MC的构成的示意图。如图2所示，存储单元MC例如包含选择晶体管21及磁阻效应元件22。选择晶体管21设置为在针对磁阻效应元件22的数据写入及读出时控制电流的供给及停止的开关。磁阻效应元件22包含所积层的多个膜，能够通过使电流在垂直于膜面的方向上流动，而将电阻值切换为低电阻状态及高电阻状态。磁阻效应元件22作为电阻性存储元件发挥功能，所述电阻性存储元件能够通过其电阻状态的变化而写入数据，且能够非易失性地保存、读出所写入的数据。选择晶体管21例如包含连接于源极线/BL的第1端、连接于磁阻效应元件22的第1端的第2端、及连接于字线WL的栅极。字线WL例如共通连接于在存储单元阵列11的行方向上排列的其他存储单元MC(未图示)的选择晶体管21(未图示)的栅极。字线WL例如在存储单元阵列11的列方向上排列。源极线/BL在存储单元阵列11的行方向上延伸，例如共通连接于在存储单元阵列11的列方向上排列的其他存储单元MC(未图示)的选择晶体管21(未图示)的第1端。磁阻效应元件22的第2端例如连接于位线BL。位线BL在存储单元阵列11的行方向上延伸，例如共通连接于在存储单元阵列11的列方向上排列的其他存储单元MC(未图示)的磁阻效应元件22(未图示)的第2端。位线BL及源极线/BL例如在存储单元阵列11的列方向上排列。1.1.3.关于磁阻效应元件的构成其次，继续使用图2，对第1实施方式的半导体存储装置的磁阻效应元件的构成进行说明。磁阻效应元件22具备存储层23、隧道势垒层24、及参照层25。磁阻效应元件22是依次积层存储层23、隧道势垒层24、及参照层25而构成。磁阻效应元件22是存储层23及参照层25的磁化方向(magnetizationorientation)分别相对于膜面朝向垂直方向的垂直磁化型MTJ元件。存储层23是在垂直于膜面的方向上具有易磁化轴方向的强磁性层，例如包含钴铁硼(CoFeB)或硼化铁(FeB)。存储层23具有朝向选择晶体管21侧、参照层25侧的任一方向的磁化方本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，其特征在于具备：存储单元，包含能够保存数据的电阻性存储元件；读出放大器，从所述存储单元读出数据；第1晶体管及第2晶体管，并联连接在电连接于所述存储单元的第1节点与电连接于所述读出放大器的第2节点之间，包含被供给第1电压的栅极，且具有互不相同的尺寸；以及开关电路，经由所述第1晶体管或所述第2晶体管中的任一晶体管，将所述第1节点及所述第2节点之间电连接；且所述读出放大器将第1电流与第2电流进行比较，所述第1电流经由所述第1晶体管被供给到所述存储单元，所述第2电流经由所述第2晶体管以与所述第1电流不同的时序被供给到所述存储单元。

【技术特征摘要】
2017.03.15 JP 2017-0499831.一种半导体存储装置，其特征在于具备：存储单元，包含能够保存数据的电阻性存储元件；读出放大器，从所述存储单元读出数据；第1晶体管及第2晶体管，并联连接在电连接于所述存储单元的第1节点与电连接于所述读出放大器的第2节点之间，包含被供给第1电压的栅极，且具有互不相同的尺寸；以及开关电路，经由所述第1晶体管或所述第2晶体管中的任一晶体管，将所述第1节点及所述第2节点之间电连接；且所述读出放大器将第1电流与第2电流进行比较，所述第1电流经由所述第1晶体管被供给到所述存储单元，所述第2电流经由所述第2晶体管以与所述第1电流不同的时序被供给到所述存储单元。2.根据权利要求1所述的半导体存储装置，其特征在于：所述开关电路还具备：第3晶体管，包含电连接于所述第1晶体管的第1端的第1端、及电连接于所述第1节点的第2端；第4晶体管，包含电连接于所述第2晶体管的第1端的第1端、及电连接于所述第1节点的第2端；第5晶体管，包含电连接于所述第1晶体管的第2端的第1端、及电连接于所述第2节点的第2端；以及第6晶体管，包含电连接于所述第2晶体管的第2端的第1端、及电连接于所述第2节点的第2端。3.根据权利要求2所述的半导体存储装置，其特征在于：所述开关电路是在所述第3晶体管为接通状态且所述第4晶体管为断开状态时，将所述第1电流供给到所述存储单元，在所述第3晶体管为断开状态且所述第4晶体管为接通状态时，将所述第2电流供给到所述存储单元。4.根据权利要求3所述的半导体存储装置，其特征在于：所述开关电路在所述第5晶体管及所述第6晶体管均为接通状态时，将所述第1电流及所述第2电流以互不相同的时序供给到所述存储单元。5.根据权利要求2所述的半导体存储装置，其特征在于：所述开关电路是在所述第5晶体管为接通状态且所述第6晶体管为断开状态时，将所述第1电流供给...

【专利技术属性】
技术研发人员：上田善宽，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP