具有PCIE接口的IIC存储器实验装置制造方法及图纸

具有PCIE接口的IIC存储器实验装置，包括PCIE接口控制电路，模拟开关控制电路，IIC存储控制电路；其中，PCIE接口控制电路的输出输入端接模拟开关控制电路的输入输出端，模拟开关控制电路的输出端接IIC存储控制电路的输入端，IIC存储控制电路的输出端接模拟开关控制电路的输入端。这种装置具有电路简单，具有高速PCIE接口，支持IIC存储器数目多的优点。

【技术实现步骤摘要】
具有PCIE接口的IIC存储器实验装置
本技术涉及存储电路读写或控制装置
，尤其涉及到具有PCIE接口的IIC存储器实验装置。
技术介绍
PCIExpress是一种通用的总线，PCIExpress采用串行互联方式，每个设备都可以单独的享用带宽，以点对点的形式进行数据传输，提高了传输速率。PCIExpress作为一种先进的总线，已广泛运用于计算机，工业控制领域。基于PCIExpress总线扩展的存储器较多，现有的基于PCIE接口扩展的存储器，多采用PCIE桥片，FPGA和单片的存储芯片实现，或采用PCIE桥片，CPLD和单片的存储芯片来实现。IIC存储器是我们常用的存储器，它用来存储一些关键数据，或一些配置信息，研究基于PCIE接口扩展的IIC存储器很有必要，它可以扩展我们的思维，锻炼我们的认知，提高我们创新视野。现有的基于PCIE接口扩展的IIC存储器存在一些不足：成本较高，使用了FPGA；电路复杂，使用了FPGA或CPLD；设计中需要软件参与；扩展的存储器数量有限。
技术实现思路
本技术所要解决的技术问题在于克服现有的基于PCIE接口扩展的IIC存储器不足，提供了具有PCIE接口的IIC存储器实验装置。具有PCIE接口的IIC存储器实验装置。具有PCIE接口的IIC存储器实验装置具有电路简单，具有高速PCIE接口，支持IIC存储器数目多的优点。解决上述问题采用的技术方案是：本技术利用集成电路U2(CH367L)，进行总线的转换，将连接器J1上的PCIE接口数据转换为局部总线数据；采用集成电路U7(DM74LS564)，以及集成电路U4，U9(CD4051)进行模拟开关的通道的选用，当某一个模拟开关闭合，相应的存储电路接通；采用集成电路U1(AT24C02)，U3，U6，U8，U10，U11，U12，U13，以及电阻R1～R7，R9，R15～R22,进行IIC存储电路的读写控制。附图说明图1是本技术电气原理方框图。图2是图1中PCIE接口控制电路，模拟开关控制电路，IIC存储控制电路的电子线路原理图。具体实施方式下面结合附图和实施例对本技术做进一步详细说明。实施例1在图1中，本技术具有PCIE接口的IIC存储器实验装置，是由PCIE接口控制电路，模拟开关控制电路，IIC存储控制电路连接构成，其中，PCIE接口控制电路的输出端接模拟开关控制电路的输入端，模拟开关控制电路的输出端接IIC存储控制电路的输入端，IIC存储控制电路的输出端接模拟开关控制电路的输入端，模拟开关控制电路的输出端接PCIE接口控制电路的输入端。在图2中，本技术PCIE接口控制电路是由连接器J1，电容C1，电容C2，电容C3，集成电路U2，集成电路U5连接构成，其中，集成电路U2的型号为CH367L，集成电路U2的型号为AT25F512，连接器J3接PCIE总线信号，连接器J3的引脚1，2，34，35接12V，连接器J3的引脚8，10，27，28接3V，连接器J3的引脚4，7，25，33，13，16，1819，22接地，连接器J3的引脚17接连接器J3的引脚36，连接器J3的引脚30接连接器J3的引脚31，连接器J3的引脚26接电容C1的一端，电容C1的另一端接地，连接器J3的引脚21接电容C2的一端，电容C2的另一端接集成电路U1的引脚12，连接器J3的引脚20接电容C3的一端，电容C3的另一端接集成电路U1的引脚13，连接器J3的引脚14接集成电路U2的引脚16，连接器J3的引脚15接集成电路U2的引脚15，集成电路U2的引脚2接电阻R23的一端，电阻R23的另一端接地，集成电路U2的引脚11接电阻R24的一端，电阻R24的另一端接地，集成电路U2的引脚61接集成电路U5的引脚2,5，集成电路U2的引脚23接集成电路U5的引脚1，集成电路U2的引脚22接集成电路U5的引脚6，集成电路U5的引脚4接地，集成电路U5的引脚3,7,8接3V。模拟开关控制电路是由电阻R8，R10～R14，集成电路U7，集成电路U4，集成电路U9连接构成，其中，集成电路U7的型号为DM74LS564，集成电路U4，U9的型号为CD4051，集成电路U7的引脚11接集成电路U2的引脚44，集成电路U7的引脚2接电阻R8的一端，电阻R8的另一端接集成电路U2的引脚41，集成电路U7的引脚3接电阻R10的一端，电阻R10的另一端接集成电路U2的引脚40，集成电路U7的引脚4接电阻R11的一端，电阻R11的另一端接集成电路U2的引脚39，集成电路U7的引脚5接电阻R12的一端，电阻R12的另一端接集成电路U2的引脚38，集成电路U7的引脚6接电阻R13的一端，电阻R13的另一端接集成电路U2的引脚37，集成电路U7的引脚7接电阻R14的一端，电阻R14的另一端接集成电路U2的引脚36，集成电路U7的引脚1,10接地，集成电路U7的引脚2接5V，集成电路U7的引脚19集成电路U4引脚11，集成电路U7的引脚18集成电路U4引脚10，集成电路U7的引脚17集成电路U4引脚9，集成电路U7的引脚16集成电路U9脚11，集成电路U7的引脚15集成电路U9脚10，集成电路U7的引脚14集成电路U9脚9，集成电路U4，U9的引脚16接5V，集成电路U4，U9的引脚7接-5V，集成电路U4，U9的引脚6，8接地。IIC存储控制电路是由电阻R1～R7，R9，R15～R22,集成电路U1，U3，U6，U8，U10，U11，U12，U13连接构成，其中，集成电路U1，U3，U6，U8，U10，U11，U12，U13的型号为AT24C02，集成电路U1的引脚5接电阻R1的一端，电阻R1的另一端接集成电路U4的引脚13，集成电路U3的引脚5接电阻R2的一端，电阻R2的另一端接集成电路U4的引脚14，集成电路U6的引脚5接电阻R3的一端，电阻R3的另一端接集成电路U4的引脚15，集成电路U8的引脚5接电阻R4的一端，电阻R4的另一端接集成电路U4的引脚12，集成电路U10的引脚5电阻R5的一端，电阻R5的另一端接集成电路U4的引脚1，集成电路U11的引脚5接电阻R6的一端，电阻R6的另一端接集成电路U4的引脚5，集成电路U12的引脚5接电阻R7的一端，电阻R7的另一端接集成电路U4的引脚2，集成电路U13的引脚5接电阻R9的一端，电阻R9的另一端接集成电路U4的引脚4，集成电路U1的引脚6接电阻R15的一端，电阻R15的另一端接集成电路U4的引脚13，集成电路U3的引脚6接电阻R16的一端，电阻R16的另一端接集成电路U4的引脚14，集成电路U6的引脚6接电阻R17的一端，电阻R17的另一端接集成电路U4的引脚15，集成电路U8的引脚6接电阻R18的一端，电阻R18的另一端接集成电路U4的引脚12，集成电路U10的引脚6电阻R19的一端，电阻R19的另一端接集成电路U4的引脚1，集成电路U11的引脚6接电阻R20的一端，电阻R20的另一端接集成电路U4的引脚5，集成电路U12的引脚6接电阻R21的一端，电阻R21的另一端接集成电路U4的引脚2，集成电路U13的引脚6接电阻R22的一端，电阻R22的另一端接集成电路U4的引脚4，集成电路U1，U3，本文档来自技高网...

【技术保护点】
1.具有PCIE接口的IIC存储器实验装置，其特征在于它具有：PCIE接口控制电路，模拟开关控制电路，IIC存储控制电路；其中，PCIE接口控制电路的输出端接模拟开关控制电路的输入端，模拟开关控制电路的输出端接IIC存储控制电路的输入端，IIC存储控制电路的输出端接模拟开关控制电路的输入端，模拟开关控制电路的输出端接PCIE接口控制电路的输入端。

【技术特征摘要】
1.具有PCIE接口的IIC存储器实验装置，其特征在于它具有：PCIE接口控制电路，模拟开关控制电路，IIC存储控制电路；其中，PCIE接口控制电路的输出端接模拟开关控制电路的输入端，模拟开关控制电路的输出端接IIC存储控制电路的输入端，IIC存储控制电路的输出端接模拟开关控制电路的输入端，模拟开关控制电路的输出端接PCIE接口控制电路的输入端。2.根据权利要求1所述的具有PCIE接口的IIC存储器实验装置，其特征在于所述的IIC存储控制电路，是由电阻R1～R7，R9，R15～R22,集成电路U1，U3，U6，U8，U10，U11，U12，U13连接构成，其中，集成电路U1，U3，U6，U8，U10，U11，U12，U13的型号为AT24C02，集成电路U1的引脚5接电阻R1的一端，电阻R1的另一端接集成电路U4的引脚13，集成电路U3的引脚5接电阻R2的一端，电阻R2的另一端接集成电路U4的引脚14，集成电路U6的引脚5接电阻R3的一端，电阻R3的另一端接集成电路U4的引脚15，集成电路U8的引脚5接电阻R4的一端，电阻R4的另一端接集成电路U4的引脚12，集成电路U10的引脚5电阻R5的一端，电阻R5的另一端接集成电路U4的引脚1，集成电路U11的引脚5接电阻R6的一端，电阻R6的另一端接集成电路U4的引脚5，集成电路U12的引脚5接电阻R7的一端，电阻R7的另一端接集成电路U4的引脚2，集成电路U13的引脚5接电阻R9的一端，电阻R9的另一端接集成电路U4的引脚4，集成电路U1的引脚6接电阻R15的一端，电阻R15的另一端接集成电路U4的引脚13，集成电路U3的引脚6接电阻R16的一端，电阻R16的另一端接集成电路U4的引脚14，集成电路U6的引脚6接电阻R17的一端，电阻R17的另一端接集成电路U4的引脚15，集成电路U8的引脚6接电阻R18的一端，电阻R18的另一端接集成电路U4的引脚12，集成电路U10的引脚6电阻R19的一端，电阻R19的另一端接集成电路U4的引脚1，集成电路U11的引脚6接电阻R20的一端，电阻R20的另一端接集成电路U4的引脚5，集成电路U12的引脚6接电阻R21的一端，电阻R21的另一端接集成电路U4的引脚2，集成电路U13的引脚6接电阻R22的一端，电阻R22的另一端接集成电路U4的引脚4，集成电路U1，U3，U6，U8，U10，U11，U12，U13的引脚1，2，3，4，7接地，集成电路U1，U3，U6，U8，U10，U11，U12，U13的引脚8接3V。3.根据权利要求1所述的具有PCIE接口的IIC存储器实验装置，其特征在于所述的模拟开关控制电路，是由电阻R8，R10～R14，集成电路U7，...

【专利技术属性】
技术研发人员：党宗学，
申请(专利权)人：党宗学，
类型：新型
国别省市：河南,41