一种SPI接收控制逻辑电路制造技术

一种SPI接收控制逻辑电路是由读控制电路，位时钟控制电路，串行数据接收电路，片选控制电路连接构成，其中，读控制电路的输出端接串行数据接收电路的输入端，接片选控制电路的输入端；位时钟控制电路的输出端接串行数据接收电路的输入端，位时钟控制电路的输出端接片选控制电路的输入端。一种SPI接收的控制逻辑电路具有电路简单，控制线少，位时钟速率可调的优点。

A SPI receiving control logic circuit

A SPI receiving and controlling logic circuit is composed of a read control circuit, a bit clock control circuit, a serial data receiving circuit and a chip selection control circuit. The output end of the read control circuit is connected with the input end of the serial data receiving circuit, and the input end of the chip selection control circuit; the output end of the bit clock control circuit is connected with a serial one. The input end of the data receiving circuit and the output end of the bit clock control circuit are connected with the input end of the chip selection control circuit. A control logic circuit for SPI reception has the advantages of simple circuit, fewer control lines and adjustable bit clock rate.

【技术实现步骤摘要】
一种SPI接收控制逻辑电路
本技术涉及集成电路
，尤其涉及到一种SPI接收控制逻辑电路。
技术介绍
SPI接口是一种常用的通信接口，SPI接口具有控制过程简单，通信稳定，传输的速率较高的特点，已被广泛集成在各种控制器，借助控制器，以及软件来实现SPI主接口的控制。在实际的SPI接口使用中，常常会用到接口转换，即用其它的接口来控制SPI主接口，例如用PCI接口，并口等；这将造成SPI使用上的不便性；同时，当使用接口转换控制时，由于控制的信号线较多，由片选信号，写操作信号，写使能信号，中断输出信号等，造成控制的时序比较复杂，对一般的使用者来说，掌握好各个控制信号来说，不是一件易事。基于此，研究一种具有较少控制信号来控制SPI主控制器的接收过程具有重要意义，它可以使电路复杂性大大降低，理解SPI主控制器的接收过程更容易。
技术实现思路
本技术所要解决的技术问题在于克服现有SPI主控制器接收中，需要外部接口控制线较多的不足，提供了一种SPI接收控制逻辑电路。一种SPI接收控制逻辑电路具有电路简单，控制线少，位时钟速率可调的优点。解决上述问题采用的技术方案是：本技术利用集成电路U1(CD4051)，U2(CD4040B)，U3(DM74LS85)，进行SPI接口片选信号控制；利用集成电路U4(SN54LS292)，有源晶振Y1，以及外围的电阻，按钮SW1～SW5，进行位时钟信号的设置；利用连接器J1，J3，集成电路U5(DM74LS564)，U7(74LS164)，进行SPI串行数据的接收控制，其中，集成电路U7进行数据串并转换，集成电路U5进行并行数据的锁存，连接器J3输出并行数据。附图说明图1是本技术电气原理方框图。图2是图1中读控制电路，位时钟控制电路，串行数据接收电路，片选控制电路的电子线路原理图。具体实施方式下面结合附图和实施例对本技术做进一步详细说明。实施例1在图1中，本技术一种SPI接收控制逻辑电路是由读控制电路，位时钟控制电路，串行数据接收电路，片选控制电路连接构成，其中，读控制电路的输出端接串行数据接收电路的输入端；读控制电路的输出端接片选控制电路的输入端；位时钟控制电路的输出端接串行数据接收电路的输入端，位时钟控制电路的输出端接片选控制电路的输入端。在图2中，本技术位时钟控制电路是由按钮SW1～SW5，有源晶振Y1，集成电路U4，电阻R1～R5连接构成，其中，集成电路U4的型号为SN54LS292，Y1的型号为JHY50.0M，Y1的引脚2接地，Y1的引脚4接5V，Y1的引脚3接集成电路U4的引脚4，集成电路U4的引脚5,8接地，集成电路U4的引脚16接5V，集成电路U4的引脚10接按钮SW1的一端，按钮SW1的另一端接地，集成电路U4的引脚1接按钮SW2的一端，按钮SW2的另一端接地，集成电路U4的引脚15接按钮SW3的一端，按钮SW3的另一端接地，集成电路U4的引脚14接按钮SW4的一端，按钮SW4的另一端接地，集成电路U4的引脚2接按钮SW5的一端，按钮SW5的另一端接地，电阻R1的一端接3V，电阻R1的另一端接集成电路U4的引脚2，电阻R2的一端接3V，电阻R2的另一端接集成电路U4的引脚14，电阻R3的一端接3V，电阻R3的另一端接集成电路U4的引脚15，电阻R4的一端接3V，电阻R4的另一端接集成电路U4的引脚1，电阻R5的一端接3V，电阻R5的另一端接集成电路U4的引脚10。读控制电路是由连接器J2，集成电路U6连接构成，其中，集成电路U6的型号为CD4069，连接器J2的引脚1,2,3,4接地，连接器J2的引脚5接集成电路U6的引脚1，集成电路U6的引脚7接地，集成电路U6的引脚14接5V。片选控制电路是由集成电路U1，U2，U5，连接器J1连接构成，其中，集成电路U1的型号为CD4051，集成电路U2的型号为CD4040B，集成电路U3的型号为DM74LS85，集成电路U1的引脚6,9，集成电路U2的引脚8，集成电路U3的引脚2,3，10,12,13接地，集成电路U1的引脚7接-5V，集成电路U1的引脚12,1,4,15,16接5V，集成电路U2的引脚16接5V，集成电路U3的引脚4，15，16接5V，集成电路U1的引脚13接集成电路U1的引脚7，集成电路U6的引脚2，连接器J1的引脚3，集成电路U1的引脚10接集成电路U6的引脚1，集成电路U3的引脚6，连接器J1的引脚2，集成电路U1的引脚11接集成电路U3的引脚2，集成电路U2的引脚11，集成电路U1的引脚3接集成电路U3的引脚10，集成电路U2的引脚7接集成电路U3的引脚9，集成电路U2的引脚6接集成电路U3的引脚11，集成电路U2的引脚5接集成电路U3的引脚14，集成电路U2的引脚3接集成电路U3的引脚1。串行数据接收电路是由集成电路U5，U7，连接器J1，J3连接构成，集成电路U7的型号为74LS164，集成电路U5的型号为DM74LS564，集成电路U5的引脚1,10接地，集成电路U5的引脚20接5V，集成电路U5的引脚7接地，集成电路U7的引脚7接地，集成电路U7的引脚14接5V。连接器J1的引脚1接地，连接器J1的引脚1，2接地，集成电路U5的引脚19接连接器J3的引脚11，集成电路U5的引脚18接连接器J3的引脚10，集成电路U5的引脚17接连接器J3的引脚9，集成电路U5的引脚16接连接器J3的引脚8，集成电路U5的引脚15接连接器J3的引脚7，集成电路U5的引脚14接连接器J3的引脚6，集成电路U5的引脚13接连接器J3的引脚5，集成电路U5的引脚12接连接器J3的引脚4，集成电路U5的引脚9接集成电路U7的引脚13，集成电路U5的引脚8接集成电路U7的引脚12，集成电路U5的引脚7接集成电路U7的引脚11，集成电路U5的引脚6接集成电路U7的引脚10，集成电路U5的引脚5接集成电路U7的引脚6，集成电路U5的引脚4接集成电路U7的引脚5，集成电路U5的引脚3接集成电路U7的引脚4，集成电路U5的引脚2接集成电路U7的引脚3，集成电路U7的引脚9接集成电路U1的引脚11，集成电路U,5的引脚11接集成电路U7的引脚8，接连接器J1的引脚3，接集成电路U3的引脚6。本技术的工作原理如下：系统上电，首先，时钟电路开始工作，时钟信号从有源晶振Y1的引脚3输出，输入到集成电路U4的引脚4，集成电路U4的型号为SN54LS292，集成电路U4是时钟分频电路，用以配置工作时钟，其分频的参数由按钮SW1～SW5的数字量决定；时钟信号从集成电路U4的引脚7输出，输入到集成电路U1的引脚13，输入到集成电路U7的引脚8。其次，当由启动信号发出脉冲时，电路开始执行SPI主控制器的片选控制：时钟分频信号输入到集成电路U1，集成电路U1的型号为CD4051，集成电路U1是模拟开关，当控制脉冲信号来到，并取反，输入到集成电路U1的引脚11时，此时，集成电路U1的开关动作，通道0的时钟信号接通，时钟信号从集成电路U1的引脚3输出，输入到集成电路U2的引脚10，集成电路U2的型号为CD4040B,它是一个计数器，实现对时钟信号的计数功能，计数的结果从集成电路U2的引脚7,6,5,3输本文档来自技高网...

【技术保护点】
1.一种SPI接收控制逻辑电路，其特征在于它具有：读控制电路，位时钟控制电路，串行数据接收电路，片选控制电路；其中，读控制电路的输出端接串行数据接收电路的输入端；读控制电路的输出端接片选控制电路的输入端；位时钟控制电路的输出端接串行数据接收电路的输入端，位时钟控制电路的输出端接片选控制电路的输入端。

【技术特征摘要】
1.一种SPI接收控制逻辑电路，其特征在于它具有：读控制电路，位时钟控制电路，串行数据接收电路，片选控制电路；其中，读控制电路的输出端接串行数据接收电路的输入端；读控制电路的输出端接片选控制电路的输入端；位时钟控制电路的输出端接串行数据接收电路的输入端，位时钟控制电路的输出端接片选控制电路的输入端。2.根据权利要求1所述的一种SPI接收控制逻辑电路，其特征在于串行数据接收电路，是由集成电路U5，U7，连接器J1，J3连接构成，集成电路U7的型号为74LS164，集成电路U5的型号为DM74LS564，集成电路U5的引脚1,10接地，集成电路U5的引脚20接5V，集成电路U5的引脚7接地，集成电路U7的引脚7接地，集成电路U7的引脚14接5V，连接器J1的引脚1接地，连接器J1的引脚1，2接地，集成电路U5的引脚19接连接器J3的引脚11，集成电路U5的引脚18接连接器J3的引脚10，集成电路U5的引脚17接连接器J3的引脚9，集成电路U5的引脚16接连接器J3的引脚8，集成电路U5的引脚15接连接器J3的引脚7，集成电路U5的引脚14接连接器J3的引脚6，集成电路U5的引脚13接连接器J3的引脚5，集成电路U5的引脚12接连接器J3的引脚4，集成电路U5的引脚9接集成电路U7的引脚13，集成电路U5的引脚8接集成电路U7的引脚12，集成电路U5的引脚7接集成电路U7的引脚11，集成电路U5的引脚6接集成电路U7的引脚10，集成电路U5的引脚...

【专利技术属性】
技术研发人员：党宗学，
申请(专利权)人：党宗学，
类型：新型
国别省市：河南,41