应用于低电压输出的自适应动态偏置LDO电路制造技术

本实用新型专利技术公开了应用于低电压输出的自适应动态偏置LDO电路，包括：控制电路，参考电压产生电路，反馈电路，负载电路，功率管M12，所述控制电路包括：PMOS管M1、M2、M3、M4、M12，NMOS管M5、M6、M7、M8、M9，电容C1、C2，所述参考电压产生电路包括：NMOS管M10、M11，运算放大器EA，基准电压电路bandgap，所述反馈电路包括：NMOS管M13、M14，所述负载电路包括：负载电容CL，负载电阻RL。本实用新型专利技术创造的电路结构以控制电路为核心，相对于现有的LDO电路，具有良好的负载瞬态响应能力，对电压输出适应能力强。该电路结构可广泛应用于SoC芯片。

【技术实现步骤摘要】
应用于低电压输出的自适应动态偏置LDO电路
本技术涉及一种调节电变量或磁变量的系统，特别涉及一种LDO(LowDropoutRegulator，LDO，低压差线性稳压器)电路。
技术介绍
低压差线性稳压器(LowDropoutRegulator，LDO)电路被广泛地应用于现代电子设备，用来提供不受供电电压变化和负载变化的稳定电压。典型的应用场景如在生物医学中的应用，这类设备一般比较小型，电源一般为蓄电池，因此提高蓄电池的寿命，对这类小型电子设备的意义尤其重大。当设备处于空闲状态、待机模式或睡眠模式时，LDO电路可以提供超低的静态电流来减小功耗。典型LDO结构如图1所示，包括：基准电压Vref、误差放大器EA、功率管a1、电阻分压器a2、电流源a3。该LDO电路通过电阻分压器a2自动检测输出电压Vout，误差放大器EA不断调整电流源a3从而维持输出电压Vout稳定在额定电压上。该结构的LDO电路存在负载瞬态响应能力不强，无法对输出的电压快速反应的问题。
技术实现思路
本技术的目的是：提供一种反应和对电压输出适应能力强的LDO电路。本技术解决其技术问题的解决方案是：应用于低电压输出的自适应动态偏置LDO电路，包括：控制电路，参考电压产生电路，反馈电路，负载电路，功率管M12；所述控制电路包括：PMOS管M1、M2、M3、M4、M12，NMOS管M5、M6、M7、M8、M9，电容C1、C2，所述M1、M2、M3、M4、M12的源极均与电源VDD连接，所述M1的栅极与M2的栅极连接，所述M1的漏极与M8的漏极连接，所述M2的栅极与其的漏极连接，所述M2的漏极与所述M5的漏极连接，所述M5的栅极分别与电容C1的一端，反馈电路的反馈电压端a连接，所述电容C1的另一端与M12的漏极连接，所述M5的源极分别与M6的源极、M7的漏极连接，所述M6的漏极分别与M3的漏极，M4的漏极，M12的栅极连接，所述M6的栅极与参考电压产生电路的参考电压端b连接，所述M3的栅极与M4的栅极连接，所述M3的栅极与其的漏极连接，所述M4的栅极与其的漏极连接，所述M4的漏极分别与M9的漏极，M7的栅极，C2的一端连接，所述M9的栅极与M8的栅极连接，所述M8的栅极与其的漏极连接，所述M7、M8、M9、C2的另一端分别对地连接，所述M1、M2、M3、M4、M12的衬底均与电源VDD连接，所述M5、M6、M7、M8、M9的衬底均与地连接；所述参考电压产生电路包括：NMOS管M10、M11，运算放大器EA，基准电压电路bandgap，所述基准电压电路bandgap可输出1.25V的基准电压，所述基准电压电路bandgap的输出端与运算放大器EA的同相输入端连接，所述运算放大器EA的反相输入端与其的输出端连接，所述运算放大器EA的输出端分别与M10的栅、源极连接，所述M10的栅极与M11的栅极连接，所述M10的源极与M11的漏极连接，M10的源极与M11的漏极的连接点为参考电压产生电路2的参考电压端b，所述M11的源极、衬底，M10的衬底分别对地连接；所述反馈电路包括：NMOS管M13、M14，所述M13的漏、栅极与所述应用于低电压输出的自适应动态偏置LDO电路的输出端c连接，所述M13栅极与M14的栅极连接，M13的源极与M14的漏极连接，所述M13的源极与M14的漏极的连接点为所述反馈电压端a，所述M14的源极、衬底，M13的衬底分别对地连接；所述负载电路包括：负载电容CL，负载电阻RL，所述CL一端连接所述输出端c，另一端对地连接，所述RL与CL并接。进一步，所述M12为PMOS功率管。进一步，所述基准电压电路bandgap为带隙基准电路。本技术的有益效果是：本专利技术创造的电路结构以控制电路为核心，相对于现有的LDO电路，具有良好的负载瞬态响应能力，对电压输出适应能力强。该电路结构可广泛应用于SoC芯片。附图说明为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本技术的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。图1是
技术介绍
中典型的LDO电路的结构示意图；图2是是本专利技术创造的LDO电路结构示意图；图3是当输出电压Vout升高时控制电路的控制环路变化情况；图4是当输出电压Vout降低时控制电路的控制环路变化情况。具体实施方式以下将结合实施例和附图对本技术的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本技术的目的、特征和效果。显然，所描述的实施例只是本技术的一部分实施例，而不是全部实施例，基于本技术的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本技术保护的范围。另外，文中所提到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本专利技术创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。实施例1，下面结合附图对本专利技术创造进行进一步阐述。参考图2，应用于低电压输出的自适应动态偏置LDO电路，包括：控制电路1，参考电压产生电路2，反馈电路3，负载电路4，功率管M12，所述M12为PMOS功率管；所述控制电路1包括：PMOS管M1、M2、M3、M4、M12，NMOS管M5、M6、M7、M8、M9，电容C1、C2，所述M1、M2、M3、M4、M12的源极均与电源VDD连接，所述M1的栅极与M2的栅极连接，所述M1的漏极与M8的漏极连接，所述M2的栅极与其的漏极连接，所述M2的漏极与所述M5的漏极连接，所述M5的栅极分别与电容C1的一端，反馈电路3的反馈电压端a连接，所述电容C1的另一端与M12的漏极连接，所述M5的源极分别与M6的源极、M7的漏极连接，所述M6的漏极分别与M3的漏极，M4的漏极，M12的栅极连接，所述M6的栅极与参考电压产生电路2的参考电压端b连接，所述M3的栅极与M4的栅极连接，所述M3的栅极与其的漏极连接，所述M4的栅极与其的漏极连接，所述M4的漏极分别与M9的漏极，M7的栅极，C2的一端连接，所述M9的栅极与M8的栅极连接，所述M8的栅极与其的漏极连接，所述M7、M8、M9、C2的另一端分别对地连接，所述M1、M2、M3、M4、M12的衬底均与电源VDD连接，所述M5、M6、M7、M8、M9的衬底均与地连接；所述参考电压产生电路2包括：NMOS管M10、M11，运算放大器EA，基准电压电路bandgap，所述基准电压电路bandgap可输出1.25V的基准电压，所述基准电压电路bandgap的输出端与运算放大器EA的同相输入端连接，所述运算放大器EA的反相输入端与其的输出端连接，所述运算放大器EA的输出端分别与M10的栅、源极连接，所述M10的栅极与M11的栅极连接，所述M10的源极与M11的漏极连接，M10的源极与M11的漏极的连接点为参考电压产生电路2的参考电压端b，所述M11的源极、衬底，M10的衬底分别对地连接；所述反馈电路3包括：NMOS管M13、M14，所述M13的漏、栅极与所述应用于低电压输出的自适应动态偏本文档来自技高网...

【技术保护点】
1.应用于低电压输出的自适应动态偏置LDO电路，其特征在于，包括：控制电路(1)，参考电压产生电路(2)，反馈电路(3)，负载电路(4)，功率管M12；所述控制电路(1)包括：PMOS管M1、M2、M3、M4、M12，NMOS管M5、M6、M7、M8、M9，电容C1、C2，所述M1、M2、M3、M4、M12的源极均与电源VDD连接，所述M1的栅极与M2的栅极连接，所述M1的漏极与M8的漏极连接，所述M2的栅极与其的漏极连接，所述M2的漏极与所述M5的漏极连接，所述M5的栅极分别与电容C1的一端，反馈电路(3)的反馈电压端a连接，所述电容C1的另一端与M12的漏极连接，所述M5的源极分别与M6的源极、M7的漏极连接，所述M6的漏极分别与M3的漏极，M4的漏极，M12的栅极连接，所述M6的栅极与参考电压产生电路(2)的参考电压端b连接，所述M3的栅极与M4的栅极连接，所述M3的栅极与其的漏极连接，所述M4的栅极与其的漏极连接，所述M4的漏极分别与M9的漏极，M7的栅极，C2的一端连接，所述M9的栅极与M8的栅极连接，所述M8的栅极与其的漏极连接，所述M7、M8、M9、C2的另一端分别对地连接，所述M1、M2、M3、M4、M12的衬底均与电源VDD连接，所述M5、M6、M7、M8、M9的衬底均与地连接；所述参考电压产生电路(2)包括：NMOS管M10、M11，运算放大器EA，基准电压电路bandgap，所述基准电压电路bandgap可输出1.25V的基准电压，所述基准电压电路bandgap的输出端与运算放大器EA的同相输入端连接，所述运算放大器EA的反相输入端与其的输出端连接，所述运算放大器EA的输出端分别与M10的栅、源极连接，所述M10的栅极与M11的栅极连接，所述M10的源极与M11的漏极连接，M10的源极与M11的漏极的连接点为参考电压产生电路(2)的参考电压端b，所述M11的源极、衬底，M10的衬底分别对地连接；所述反馈电路(3)包括：NMOS管M13、M14，所述M13的漏、栅极与所述应用于低电压输出的自适应动态偏置LDO电路的输出端c连接，所述M13栅极与M14的栅极连接，M13的源极与M14的漏极连接，所述M13的源极与M14的漏极的连接点为所述反馈电压端a，所述M14的源极、衬底，M13的衬底分别对地连接；所述负载电路(4)包括：负载电容CL，负载电阻RL，所述CL一端连接所述输出端c，另一端对地连接，所述RL与CL并接。...

【技术特征摘要】
1.应用于低电压输出的自适应动态偏置LDO电路，其特征在于，包括：控制电路(1)，参考电压产生电路(2)，反馈电路(3)，负载电路(4)，功率管M12；所述控制电路(1)包括：PMOS管M1、M2、M3、M4、M12，NMOS管M5、M6、M7、M8、M9，电容C1、C2，所述M1、M2、M3、M4、M12的源极均与电源VDD连接，所述M1的栅极与M2的栅极连接，所述M1的漏极与M8的漏极连接，所述M2的栅极与其的漏极连接，所述M2的漏极与所述M5的漏极连接，所述M5的栅极分别与电容C1的一端，反馈电路(3)的反馈电压端a连接，所述电容C1的另一端与M12的漏极连接，所述M5的源极分别与M6的源极、M7的漏极连接，所述M6的漏极分别与M3的漏极，M4的漏极，M12的栅极连接，所述M6的栅极与参考电压产生电路(2)的参考电压端b连接，所述M3的栅极与M4的栅极连接，所述M3的栅极与其的漏极连接，所述M4的栅极与其的漏极连接，所述M4的漏极分别与M9的漏极，M7的栅极，C2的一端连接，所述M9的栅极与M8的栅极连接，所述M8的栅极与其的漏极连接，所述M7、M8、M9、C2的另一端分别对地连接，所述M1、M2、M3、M4、M12的衬底均与电源VDD连接，所述M5、M6、M7、M8、M9的衬底均与地连接；所述参考电压产生电路(2)包括：NMOS...

【专利技术属性】
技术研发人员：段志奎，王志敏，樊耘，于昕梅，陈建文，李学夔，王兴波，王修才，单明，牛菓，朱珍，王东，
申请(专利权)人：佛山科学技术学院，
类型：新型
国别省市：广东,44