一种氮化镓基高电子迁移率晶体管制造技术

本发明专利技术公开了一种氮化镓基高电子迁移率晶体管，该晶体管由下至上依次包括衬底(101)、GaN或AlN缓冲层(102)、GaN沟道层(103)、AlxGa1‑xN势垒层(104)、覆盖在AlxGa1‑xN势垒层(104)之上的绝缘层(106)、设置在绝缘层(106)之上的栅极电极(107)、设置在GaN沟道层(103)之上的源极电极(108)和漏极电极(105)以及在源极电极(108)外侧的B掺杂区(110)和在漏极电极(105)外侧的A掺杂区(109)，其中0

A high electron mobility transistor with gallium nitride base

The present invention discloses a gallium nitride base high electron mobility transistor, which consists of a lower supremacy of a substrate (101), a GaN or a AlN buffer layer (102), a GaN channel layer (103), a AlxGa1 barrier xN barrier layer (104), an insulating layer (106) covered above the AlxGa1 barrier layer (104), and a gate electrode (107) set above the insulating layer (106). The source electrode (108) and the drain electrode (105) above the GaN channel layer (103) and the B doping area (110) outside the source electrode (110) and the A doping area (109) at the outside of the drain electrode (105) are 0.

【技术实现步骤摘要】
一种氮化镓基高电子迁移率晶体管
本专利技术涉及一种氮化镓基高电子迁移率晶体管，属于功率半导体电子器件制造领域。
技术介绍
以GaN为代表的第三代半导体材料，由于具有宽禁带、高电子迁移率、高击穿电压以及良好的耐辐射耐高温性能，在高压、高频、高温和大功率应用上具有明显优势，被认为是制备大功率电力电子器件最有潜力的材料之一。随着近年来高速高频无线通信技术的进步，对更高频率、更快速度的无线通信需求日益增强。而GaN基高电子迁移率晶体管(GaN-HEMT)最有希望取代基于GaAs等第二代半导体的功率器件。因为GaN基材料在形成AlGaN/GaN异质结后，已经产生了高密度的二维电子气导电沟道，所以通常制成的GaN-HEMT都是如图2所示的耗尽型(即常开型)器件，只有在其栅极施加负偏压时器件才能处于关断状态。为了制备增强型(即常关型)器件，通常需要借助于一些特殊的结构或工艺来实现，目前主要有薄势垒层、槽栅结构和栅下区域氟注入等方式。因为通过减小AlGaN势垒层的Al组分和厚度均能有效减小二维电子气密度，因此采用减薄的AlGaN势垒层是实现增强型GaN-HEMT的重要途径。Khan等人就是通过采用10nm的Al0.1Ga0.9N势垒层成功制成了第一只增强型GaN-HEMT[KhanMA,ChenQ,SunCJ,etal.EnhancementanddepletionmodeGaN/AlGaNheterostructurefieldeffecttransistors[J].Appliedphysicsletters,1996,68(4):514-516]，但是这种从结构上降低二维电子气密度的方法，会使得器件的饱和电流减小，故很难提高器件的功率。另外，槽栅结构在工艺上很难精确地控制槽栅的刻蚀深度，而且工艺重复性差，导致器件的阈值电压可控性较差[LuB,SaadatOI,PalaciosT.High-performanceintegrateddual-gateAlGaN/GaNenhancement-modetransistor[J].IEEEElectronDeviceLetters,2010,31(9):990-992]；而栅下区域氟注入方式，虽然工艺上较容易实现，重复性也高，但是该方法难以制成高阈值电压(大于3V)的器件[FengZH,ZhouR,XieSY,etal.18-GHz3.65-W/mmenhancement-modeAlGaN/GaNHFETusingfluorineplasmaionimplantation[J].IEEEElectronDeviceLetters,2010,31(12):1386-1388]，而且器件的稳定性也不够好，影响器件的高压、高温性能。总之，以现有技术仍然难以实现各方面性能都均衡、并且优良的增强型GaN-HEMT。
技术实现思路
技术问题：本专利技术的目的是提供一种氮化镓基高电子迁移率晶体管；对半导体进行掺杂时，半导体内部的载流子会进行漂移与扩散运动并达到平衡，最终形成高阻态的耗尽区，本专利技术通过控制掺杂区的掺杂浓度来调控耗尽区的范围，从而实现特定区域的高阻态，将源极电极或漏极电极设置在该高阻区域，即可有效阻断源极与漏极之间的直接接通，使器件处于常关状态。同时，对两个掺杂区分别进行N型与P型掺杂，可在掺杂区中间产生内建电场，使载流子在电场力作用下移动并在栅区一侧聚集，因而可有效提高器件的开通速度。技术方案：本专利技术提供了一种氮化镓基高电子迁移率晶体管，该晶体管自下至上依次为衬底、GaN或AlN缓冲层、GaN沟道层和AlxGa1-xN势垒层，且0<x<0.5，其中AlxGa1-xN势垒层分左、中、右三段式覆盖在GaN沟道层上表面，中段AlxGa1-xN势垒层上表面覆盖有绝缘层，绝缘层上表面设置有栅极电极，左段和中段AlxGa1-xN势垒层之间设置有源极电极，右段和中段AlxGa1-xN势垒层之间设置有漏极电极，且漏极电极和源极电极设置在GaN沟道层的上表面；右段AlxGa1-xN势垒层与GaN沟道层构成A掺杂区，左段AlxGa1-xN势垒层与GaN沟道层构成B掺杂区。其中：所述的衬底为Si衬底、蓝宝石衬底或者SiC衬底中的一种。所述的AlxGa1-xN势垒层分左、中、右三段式覆盖在GaN沟道层上表面，是指左段AlxGa1-xN势垒层和右段AlxGa1-xN势垒层分别置于GaN沟道层的左右两边的上方，而中段AlxGa1-xN势垒层则是置于GaN沟道层中间部分的上方。所述的漏极电极和源极电极设置在GaN沟道层的上表面，漏极电极和源极电极与GaN沟道层之间均为欧姆接触，且漏极电极和源极电极均与AlxGa1-xN势垒层之间保持绝缘关系。所述漏极电极和源极电极的电阻率均小于1×10-5Ω·m。所述的A掺杂区包含右段AlxGa1-xN势垒层和与之接触的GaN沟道层的上半部分；所述的B掺杂区包含左段AlxGa1-xN势垒层和与之接触的GaN沟道层的上半部分。所述的AlxGa1-xN势垒层的厚度为5～50nm；所述的GaN沟道层的上半部分的厚度为20～200nm。所述的A掺杂区为P型掺杂，B掺杂区为N型掺杂，其中A掺杂区的掺杂浓度根据与漏极电极之间的距离调节并大于B掺杂区的掺杂浓度。所述的A掺杂区为N型掺杂，B掺杂区为P型掺杂，其中B掺杂区的掺杂浓度根据与源极电极之间的距离调节并大于A掺杂区的掺杂浓度。所述的N型掺杂通过在掺杂区离子注入Si元素以形成N型掺杂；所述的P型掺杂通过在掺杂区离子注入Mg或Zn元素以形成P型掺杂。有益效果：与现有技术相比，本专利技术具有以下优势：首先，本专利技术的氮化镓基高电子迁移率晶体管通过对特定区域进行掺杂，使得该特定区域内部的载流子产生漂移与扩散运动并最终达到平衡，从而形成高阻态的耗尽区。其次，本专利技术的氮化镓基高电子迁移率晶体管通过控制掺杂区的掺杂浓度可有效地调控高阻态耗尽区的宽度，此时若将电极设置在该高阻态耗尽区，即可使器件处于常关状态，从而可以成功制备增强型高电子迁移率晶体管；采用本专利技术提供的这种结构，不仅能够成功避免传统技术采用薄势垒层、槽栅结构或者栅下区域氟注入等复杂工艺所具有的种种负面因素和限制，而且可以有效地提高器件的稳定性。最后，本专利技术的氮化镓基高电子迁移率晶体管在两个掺杂区进行了不同类型的掺杂，因而会在掺杂区中间产生内建电场，使得载流子在电场力作用下移动并在栅区一侧聚集，因此可有效地提高器件的开通速度。附图说明图1为本专利技术提供的氮化镓基高电子迁移率晶体管的断面结构示意图，图中有：衬底101、GaN或AlN缓冲层102、GaN沟道层103、AlxGa1-xN势垒层104、绝缘层106、栅极电极107、漏极电极105、源极电极108、A掺杂区109和B掺杂区110；图2为现有技术制备的耗尽型(即常开型)氮化镓基高电子迁移率晶体管的断面结构示意图，图中有：衬底201、GaN或AlN缓冲层202、GaN沟道层203、AlxGa1-xN势垒层204、绝缘层206、栅极电极207、漏极电极205和源极电极208。具体实施方式为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本专利技术进行进一步的详细说明。应当理解，本文档来自技高网...

【技术保护点】
1.一种氮化镓基高电子迁移率晶体管，其特征在于：该晶体管自下至上依次为衬底(101)、GaN或AlN缓冲层(102)、GaN沟道层(103)和AlxGa1‑xN势垒层(104)，且0

【技术特征摘要】
1.一种氮化镓基高电子迁移率晶体管，其特征在于：该晶体管自下至上依次为衬底(101)、GaN或AlN缓冲层(102)、GaN沟道层(103)和AlxGa1-xN势垒层(104)，且0<x<0.5，其中AlxGa1-xN势垒层(104)分左、中、右三段式覆盖在GaN沟道层(103)上表面，中段AlxGa1-xN势垒层(104)上表面覆盖有绝缘层(106)，绝缘层(106)上表面设置有栅极电极(107)，左段和中段AlxGa1-xN势垒层(104)之间设置有源极电极(108)，右段和中段AlxGa1-xN势垒层(104)之间设置有漏极电极(105)，且漏极电极(105)和源极电极(108)设置在GaN沟道层(103)的上表面；右段AlxGa1-xN势垒层(104)与GaN沟道层(103)构成A掺杂区(109)，左段AlxGa1-xN势垒层(104)与GaN沟道层(103)构成B掺杂区(110)。2.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的衬底(101)为Si衬底、蓝宝石衬底或者SiC衬底中的一种。3.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的AlxGa1-xN势垒层(104)分左、中、右三段式覆盖在GaN沟道层(103)上表面，是指左段AlxGa1-xN势垒层(104)和右段AlxGa1-xN势垒层(104)分别置于GaN沟道层(103)的左右两边的上方，而中段AlxGa1-xN势垒层(104)则是置于GaN沟道层(103)中间部分的上方。4.如权利要求1所述的一种氮化镓基高电子迁移率晶体管，其特征在于：所述的漏极电极(105)和源极电极(108)设置在GaN沟道层(103)的...

【专利技术属性】
技术研发人员：张雄，赵见国，崔一平，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32