一种半导体功率器件及其制作方法技术

本发明专利技术提供了一种半导体功率器件及其制作方法，涉及半导体集成电路技术领域，包括：N型衬底、N+区、P‑体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属。其中，PN交替超结区由P+层与N+层纵向间隔交替排列，且N+区中央区的同侧的每相邻两个N+源区之间的P‑体区的侧面设置有第一N+层和第二N+层；以及N+区的中央区与侧边区之间设置有第三N+层。该技术方案缓解了现有技术存在的结构可靠性差的技术问题，保证了器件导通性能，提高了半导体功率器件的纵向变形的承受强度，增加了半导体功率器件的弯曲程度耐受能力，使其在承受机械变形时免遭破坏，提高了器件结构的可靠性，且制作工艺简单，制作成本低。

【技术实现步骤摘要】
一种半导体功率器件及其制作方法
本专利技术涉及半导体集成电路
，尤其是涉及一种半导体功率器件及其制作方法。
技术介绍
目前，进入21世纪以来，“柔性可拉伸电子器件”进入了快速发展阶段。由于具有优越的机械性能，柔性可拉伸电子器件在健康监测、医疗植入器件、人造皮肤以及人机交互等众多传统与新兴领域具有巨大的技术优势以及广泛的应用前景。不过，目前广泛存在的电子材料，尤其半导体材料，往往是脆性不可拉伸的，难以直接应用于柔性可拉伸电子器件。在实现本专利技术过程中，专利技术人发现现有技术中至少存在如下问题：现在对于柔性可拉伸电子器件的主要实现方案是将不可拉伸的材料设计成特殊结构，例如褶皱、蛇形、弹簧、“孤岛互连”等等。但是这些方法得到的器件结构所承受的弯曲度有限，同时制作工艺复杂、制作成本高，难以大规模应用于柔性可拉伸电子器件。因此，现有技术存在弯曲结构的可靠性差的技术问题。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种半导体功率器件及其制作方法，以缓解现有技术存在弯曲结构的可靠性差的技术问题。第一方面，本专利技术实施例提供了一种半导体功率器件，包括：N型衬底、N+区、P-体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属；N+区为由中央区、底边区和侧边区组成的电子漂移区；N型衬底的上方与N+区的底边区连接，N+区的内表面向中央区延伸为P-体区，PN交替超结区位于N+区的中央区的两侧、N+区的侧边区与P-体区之间，P-体区的上表面与PN交替超结区相连接处设有N+源区，栅极氧化层覆盖于N+源区、N+区、P-体区连接处的上表面，栅极氧化层上方设有多晶硅栅极，PN交替超结区与N+源区连接处的上表面设置有器件源极金属，N+区的侧边区的上表面设有器件漏极金属，多晶硅栅极的上表面及其与器件源极金属之间、器件源极金属与器件漏极金属之间均水平铺设有介质隔离层；其中，PN交替超结区由P+层与N+层纵向间隔交替排列，且N+区中央区的同侧的每相邻两个N+源区之间的P-体区的侧面设置有第一N+层和第二N+层；以及，N+区的中央区与侧边区之间设置有第三N+层，且第三N+层的厚度小于栅极氧化层的宽度；第一N+层和第二N+层之间设置有第二P+层，第一N+层和第三N+层之间设置有第一P+层，第二N+层和第三N+层之间设置有第三P+层。进一步的，本专利技术实施例提供的半导体功率器件中，第一N+层和第二N+层的厚度小于N+源区的厚度。进一步的，本专利技术实施例提供的半导体功率器件中，第二P+层的厚度大于N+源区的厚度。进一步的，本专利技术实施例提供的半导体功率器件中，P+层的掺杂剂量为2E15~3E15，N+层的掺杂剂量为3E15~4E15。进一步的，本专利技术实施例提供的半导体功率器件中，P-体区的四个拐角处与N+区之间设置有P+层。进一步的，本专利技术实施例提供的半导体功率器件中，N+区采用由P3HT-NF材料和PDMS材料聚合的橡胶半导体电子漂移层。进一步的，本专利技术实施例提供的半导体功率器件中，N+区为N型重掺杂区，掺杂剂量为1E15~2E15，截面宽度为2~5μm。进一步的，本专利技术实施例提供的半导体功率器件中，PN交替超结区的截面宽度为5~10μm。第二方面，本专利技术实施例提供了一种半导体功率器件的制作方法，包括：提供N型衬底，在N型衬底的上表面形成N+外延层，在N+外延层的上表面形成P-外延层，外延后进行表面平坦化；在P-外延层的两侧形成深沟槽，深沟槽的底部延伸至N+外延层的上表面；在深沟槽内部形成PN交替超结区；通过光刻注入和热驱注入N型离子，驱入后N+区的中央区、N+外延层和P-外延层的两侧边形成N+区，N+区的中央区两侧与PN交替超结区之间形成P-体区；在N+区与P-体区的连接处上表面形成栅极氧化层，在栅极氧化层的表面沉积形成多晶硅栅极；在多晶硅栅极的两侧P-体区进行光刻注入形成N+源区；在PN交替超结区与N+源区连接处的上表面形成器件源极金属，在N+区的侧边区的上表面形成器件漏极金属，在器件源极金属、器件漏极金属和多晶硅栅极之间水平铺设形成介质隔离层；其中，PN交替超结区由P+层与N+层纵向间隔交替排列，且N+区中央区的同侧的每相邻两个N+源区之间的P-体区的侧面设置有第一N+层和第二N+层；以及，N+区的中央区与侧边区之间设置有第三N+层，且第三N+层的厚度小于栅极氧化层的宽度；第一N+层和第二N+层之间设置有第二P+层，第一N+层和第三N+层之间设置有第一P+层，第二N+层和第三N+层之间设置有第三P+层。本专利技术实施例带来了以下有益效果：本专利技术实施例所提供的半导体功率器件，包括：N型衬底、N+区、P-体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属。N+区为由中央区、底边区和侧边区组成的电子漂移区；N型衬底的上方与N+区的底边区连接，N+区的内表面向中央区延伸为P-体区，PN交替超结区位于N+区的中央区的两侧、N+区的侧边区与P-体区之间，P-体区的上表面与PN交替超结区相连接处设有N+源区，栅极氧化层覆盖于N+源区、N+区、P-体区连接处的上表面，栅极氧化层上方设有多晶硅栅极，PN交替超结区与N+源区连接处的上表面设置有器件源极金属，N+区的侧边区的上表面设有器件漏极金属，多晶硅栅极的上表面及其与器件源极金属之间、器件源极金属与器件漏极金属之间均水平铺设有介质隔离层；其中，PN交替超结区由P+层与N+层纵向间隔交替排列，且N+区中央区的同侧的每相邻两个N+源区之间的P-体区的侧面设置有第一N+层和第二N+层；以及，N+区的中央区与侧边区之间设置有第三N+层，且第三N+层的厚度小于栅极氧化层的宽度；第一N+层和第二N+层之间设置有第二P+层，第一N+层和第三N+层之间设置有第一P+层，第二N+层和第三N+层之间设置有第三P+层。该技术方案通过采用P+层与N+层纵向间隔交替排列的PN交替超结区，保证了器件导通性能的同时，提高了半导体功率器件的纵向变形的承受强度，增加了半导体功率器件的弯曲程度耐受能力，使其在承受机械变形时免遭破坏，提高了器件结构的可靠性，且制作工艺简单，制作成本低，适用于柔性可拉伸电子器件的大规模生产应用，缓解了现有技术存在的结构可靠性差的技术问题。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种半导体功率器件的剖视图；图2为本专利技术实施例提供的一种半导体功率器件的俯视图；图3为本专利技术实施例提供的一种半导体功率器件的制作方法的流程图；图4为本专利技术实施例提供的半导体功率器件的制作方法中，步骤S1的产品示意图；图5为本专利技术实施例提供的半导体功率器件的制作方法中，步骤S2的产品示意图；图6为本专利技术实施例提供的半导体功率器件的制作方法中，步骤S3的产品示意图；图7为本专利技术实施例提供的半导体功率器件的制作方法中本文档来自技高网...

【技术保护点】
1.一种半导体功率器件，其特征在于，包括：N型衬底、N+区、P‑体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属；所述N+区为由中央区、底边区和侧边区组成的电子漂移区；所述N型衬底的上方与所述N+区的底边区连接，所述N+区的内表面向中央区延伸为所述P‑体区，所述PN交替超结区位于所述N+区的中央区的两侧、所述N+区的侧边区与P‑体区之间，所述P‑体区的上表面与所述PN交替超结区相连接处设有所述N+源区，所述栅极氧化层覆盖于所述N+源区、N+区、P‑体区连接处的上表面，所述栅极氧化层上方设有所述多晶硅栅极，所述PN交替超结区与所述N+源区连接处的上表面设置有器件源极金属，所述N+区的侧边区的上表面设有器件漏极金属，所述多晶硅栅极的上表面及其与所述器件源极金属之间、所述器件源极金属与器件漏极金属之间均水平铺设有所述介质隔离层；其中，所述PN交替超结区由P+层与N+层纵向间隔交替排列，且所述N+区中央区的同侧的每相邻两个N+源区之间的P‑体区的侧面设置有第一N+层和第二N+层；以及，所述N+区的中央区与侧边区之间设置有第三N+层，且所述第三N+层的厚度小于所述栅极氧化层的宽度；所述第一N+层和第二N+层之间设置有第二P+层，所述第一N+层和第三N+层之间设置有第一P+层，所述第二N+层和第三N+层之间设置有第三P+层。...

【技术特征摘要】
1.一种半导体功率器件，其特征在于，包括：N型衬底、N+区、P-体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属；所述N+区为由中央区、底边区和侧边区组成的电子漂移区；所述N型衬底的上方与所述N+区的底边区连接，所述N+区的内表面向中央区延伸为所述P-体区，所述PN交替超结区位于所述N+区的中央区的两侧、所述N+区的侧边区与P-体区之间，所述P-体区的上表面与所述PN交替超结区相连接处设有所述N+源区，所述栅极氧化层覆盖于所述N+源区、N+区、P-体区连接处的上表面，所述栅极氧化层上方设有所述多晶硅栅极，所述PN交替超结区与所述N+源区连接处的上表面设置有器件源极金属，所述N+区的侧边区的上表面设有器件漏极金属，所述多晶硅栅极的上表面及其与所述器件源极金属之间、所述器件源极金属与器件漏极金属之间均水平铺设有所述介质隔离层；其中，所述PN交替超结区由P+层与N+层纵向间隔交替排列，且所述N+区中央区的同侧的每相邻两个N+源区之间的P-体区的侧面设置有第一N+层和第二N+层；以及，所述N+区的中央区与侧边区之间设置有第三N+层，且所述第三N+层的厚度小于所述栅极氧化层的宽度；所述第一N+层和第二N+层之间设置有第二P+层，所述第一N+层和第三N+层之间设置有第一P+层，所述第二N+层和第三N+层之间设置有第三P+层。2.根据权利要求1所述的器件，其特征在于，所述第一N+层和第二N+层的厚度小于所述N+源区的厚度。3.根据权利要求1所述的器件，其特征在于，所述第二P+层的厚度大于所述N+源区的厚度。4.根据权利要求1所述的器件，其特征在于，所述P+层的掺杂剂量为2E15~3E15，所述N+层的掺杂剂量为3E15~4E15。5.根据权利要求2至4中任一项所述的器件，其特征...

【专利技术属性】
技术研发人员：储团结，王海韵，丛艳欣，李亚娜，
申请(专利权)人：储团结，王海韵，丛艳欣，李亚娜，汇佳网天津科技有限公司，
类型：发明
国别省市：安徽,34