【技术实现步骤摘要】
一种能降低超结器件导通电阻的外延结构
本技术涉及一种超结器件导通电阻的外延结构,尤其是一种能降低超结器件导通电阻的外延结构,属于MOSFET
技术介绍
目前,在超结-superjunction设计制造领域,为了追求越来越低的导通电阻-RSP,器件单元的尺寸-cellpitch在不断被缩小,在pitch较大的时候(例如16um),pitch的缩小的确能带来越来越低的RSP,但是当cellpitch进一步缩小后(比如低于8um),cellpitch的减小并不能带来更低的RSP,甚至会引起RSP的增加,这是因为器件尺寸缩小到一定程度后,superjunction的每一层EPI的P/N注入在经过热退火后,相邻的P/N之间的扩散复合会使得EPI最终掺杂浓度降低,所以导致器件导通电阻上升,即RSP增大。常规layout设计基本都是长完EPI后做P注入和N注入都是相邻的,即P注入宽度加上N注入宽度等于器件的cellpitch,如下图1和图2是常规layout设计对应的工艺注入示意图,在图1中,通过第一掩膜板6的遮挡,在没有第一掩膜板6的区域进行phos注入形成N柱(N ...
【技术保护点】
1.一种能降低超结器件导通电阻的外延结构,在外延结构的俯视平面上,包含元胞区,所述元胞区包括若干个器件单元体制作区;在外延结构的剖视平面上,所述器件单元体包括第一导电类型重掺杂衬底(1)及位于所述第一导电类型重掺杂衬底(1)上的第一导电类型外延层(3),其特征在于,从所述第一导电类型外延层(3)指向第一导电类型重掺杂衬底(1)的深度方向上设有若干个第一导电类型注入区(31)和若干个第二导电类型注入区(32),所述若干个第一导电类型注入区(31)相连构成第一导电类型柱(4),所述若干个第二导电类型注入区(32)相连构成第二导电类型柱(5),所述第一导电类型柱(4)和第二导电类 ...
【技术特征摘要】
1.一种能降低超结器件导通电阻的外延结构,在外延结构的俯视平面上,包含元胞区,所述元胞区包括若干个器件单元体制作区;在外延结构的剖视平面上,所述器件单元体包括第一导电类型重掺杂衬底(1)及位于所述第一导电类型重掺杂衬底(1)上的第一导电类型外延层(3),其特征在于,从所述第一导电类型外延层(3)指向第一导电类型重掺杂衬底(1)的深度方向上设有若干个第一导电类型注入区(31)和若干个第二导电类型注入区(32),所述若干个第一导电类型注入区(31)相连构成第一导电类型柱(4),所述若干个第二导电类型注入区(32)相连构成第二导电类型柱(5),所述第一导电类型柱(4)和第二导电类型柱(5)交替平行分布,共同构成了超结结构;在单个器件单元体制作区内,所述第一导电类型注入区(31)的宽度为X,所述第二导电类型注入区(32)的宽度为Y,所述器件单元体的宽度为L,且2Y+X<...
【专利技术属性】
技术研发人员:张艳旺,吴宗宪,白福瑞,
申请(专利权)人:无锡橙芯微电子科技有限公司,
类型:新型
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。