【技术实现步骤摘要】
一种占空比稳定和低抖动时钟电路
本专利技术涉及一种占空比稳定和低抖动时钟电路,属于集成电路时钟系统涉及领域,主要用来稳定高速时钟信号的占空比,降低时钟抖动,有效提高时钟系统的性能。
技术介绍
随着通信技术、计算机技术、微电子技术的高速发展,电子技术的应用已渗透到经济国防领域的各个角落,各种高性能的电子产品不断涌现。A/D转换器将广泛应用于传感器的数据处理及采集通道中,是这些应用领域中电子系统的核心器件。常规通信系统中接收机一般要使用多级下变频,将射频信号转换成足够低的中心频率,以便在可能的频率下通过A/D转换器对信号进行采样,并由系统内部的数字处理部件对信号进行处理。每一次下变频增加了复杂性,有时会产生不希望的效应,限制了总的系统性能。随着A/D转换器大动态范围和高采样率的实现,现在许多情况下对射频直接采样或通过一级下变频是可行的。这减少了下变频的级数,也消除了由多级变频引起的复杂性和信号失真。这种总体设计就需要发展最先进的高速、高精度A/D转换器,它对于通信系统简单化和高保真性能所有直接提高的作用。据资料报道采样率1GSPS以上的A/D转换器在电路结构上主要是采用全并行(Flash)和自校准折叠(Folding)以及双沿采样(DES)结构。全并行结构在速度方面具有优势,但随着精度的提高,其功耗和芯片面积非常大,所以目前主要采用的就是折叠/插值和双沿采样结构,可以在精度和速度方面良好折中。尤其是目前越来越得到重视的双沿采样(DES)结构设计技术,即时钟上升沿和下降沿都对信号进行采样,由于它能够成倍地增加A/D转换器的转换速率,现在已经在许多12位A/D转换 ...
【技术保护点】
1.一种占空比稳定和低抖动时钟电路,其特征在于包括:所述的时钟电路包括时钟驱动放大器(201)、电荷泵(202)、输出时钟下降沿触发电路(203)、输出时钟上升沿触发电路(204)、输出时钟波形稳定电路(205)以及电荷泵锁相环(206);其中,时钟驱动放大器(201)对片外差分时钟输入进行整形得到整形信号,并将整形信号输出至输出时钟下降沿触发电路(203);电荷泵(202)接收输出时钟波形稳定电路(205)输出的反馈时钟,检测该反馈时钟的占空比,产生与之对应的控制电压,并将控制电压输出至输出时钟上升沿触发电路(204);输出时钟下降沿触发电路(203)接收时钟驱动放大器(201)输出的整形信号和输出时钟波形稳定电路(205)输出的反馈时钟,产生下降沿控制脉冲,并将下降沿控制脉冲输出至输出时钟波形稳定电路(205);输出时钟上升沿触发电路(204)接收电荷泵(202)产生的控制电压和输出时钟波形稳定电路(205)输出的反馈时钟,产生上升沿控制脉冲,并将上升沿控制脉冲输出至输出时钟波形稳定电路(205);输出时钟波形稳定电路(205)接收下降沿控制脉冲、上升沿控制脉冲以及自身输出的反馈时 ...
【技术特征摘要】
1.一种占空比稳定和低抖动时钟电路,其特征在于包括:所述的时钟电路包括时钟驱动放大器(201)、电荷泵(202)、输出时钟下降沿触发电路(203)、输出时钟上升沿触发电路(204)、输出时钟波形稳定电路(205)以及电荷泵锁相环(206);其中,时钟驱动放大器(201)对片外差分时钟输入进行整形得到整形信号,并将整形信号输出至输出时钟下降沿触发电路(203);电荷泵(202)接收输出时钟波形稳定电路(205)输出的反馈时钟,检测该反馈时钟的占空比,产生与之对应的控制电压,并将控制电压输出至输出时钟上升沿触发电路(204);输出时钟下降沿触发电路(203)接收时钟驱动放大器(201)输出的整形信号和输出时钟波形稳定电路(205)输出的反馈时钟,产生下降沿控制脉冲,并将下降沿控制脉冲输出至输出时钟波形稳定电路(205);输出时钟上升沿触发电路(204)接收电荷泵(202)产生的控制电压和输出时钟波形稳定电路(205)输出的反馈时钟,产生上升沿控制脉冲,并将上升沿控制脉冲输出至输出时钟波形稳定电路(205);输出时钟波形稳定电路(205)接收下降沿控制脉冲、上升沿控制脉冲以及自身输出的反馈时钟,产生输出时钟,并将输出时钟输出至电荷泵锁相环(206);电荷泵锁相环(206)接收输出时钟波形稳定电路(205)的输出时钟,产生高速低抖动时钟信号。2.根据权利要求1所述的占空比稳定和低抖动时钟电路,其特征在于:所述输出时钟下降沿触发电路(203)包括:M1aMOS管、M2aMOS管、M3aMOS管、M4aMOS管、INV1a反相器和NOR1a或非门;其中,输出时钟CLK_OUT的反相延迟信号I34_ZN分别连接至M2aMOS管和M3aMOS管的栅极,M1aMOS管的源极连接电源,M1aMOS管的漏极连接M2aMOS管的源极,M2aMOS管的漏极和M3aMOS管的漏极连接至反相器INV1a的输入端,M3aMOS管的源极接地,INV1a反相器的输出端I21_ZN和输入时钟的同相延迟信号I18_ZN分别连接至NOR1a或非门的两个输入端,NOR1a或非门的输出端I27_ZN连接至M4aMOS管的栅极,M4aMOS管的漏极接地,M4aMOS管的源极连接输出时钟CLK_OUT。3.根据权利要求1所述的占空比稳定和低抖动时钟电路,其特征在于:所述输出时钟上升沿触发电路(204)包括:M1bMOS管、M2bMOS管、M3bMOS管、M4bMOS管、M5bMOS管、M6bMOS管、M7bMOS管、M8bMOS管、M9bMOS管、M10bMOS管、M11bMOS管、INV1b反相器、INV2b反相器、INV3b反相器、INV4b反相器和NAND1b与非门;其中,输出时钟CLK_OUT的反相延迟信号I34_ZN分别连接至M1bMOS管、M2bMOS管、M8bMOS管和M9bMOS管的栅极,M1bMOS管、M4bMOS管、M8bMOS管和M11bMOS管的源极连接电源,M1bMOS管的漏极和M2bMOS管的源极相连结点为M125_D,通过大电容接地,结点M125_D连接M5bMOS管和M6bMOS管的栅极,M2bMOS管的漏极连接M3bMOS管的漏极,M3bMOS管的栅极接电压VZ,M4bMOS管和M7bMOS管的栅极连接INV1b反相器的输出端,M4bMOS管的漏极连接M5bMOS管的源极,M5bMOS管的漏极和M6bMOS管的漏极M128_D连接INV1b反相器的输入端,M6bMOS管的源极连接M7bMOS管的漏极,INV1b反相器、INV2b反相器和INV3b反相器串联,INV3b反相器的输出端连接M10bMOS管的栅极,M8bMOS管的漏极和M9bMOS管的源极连接INV4b反相器的输入端,M9bMOS管的漏极连接M10bMOS管的漏极,INV4b反相器的输出端I23_ZN和INV2b反相器的输出端I38_ZN分别连接NA...
【专利技术属性】
技术研发人员:薛培帆,张铁良,杨松,王宗民,崔伟,赵进才,王星树,
申请(专利权)人:北京时代民芯科技有限公司,北京微电子技术研究所,
类型:发明
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。