半导体器件及其制造方法技术

通过使重新布线从上层绝缘膜露出，防止重新布线因与水分或离子等反应而劣化。作为实现该目的的手段，在形成有形成在元件形成区域上的多个布线层、且具有与作为最上层的布线层的焊盘电极连接的重新布线的半导体器件中，在与重新布线相比更靠近切割区域的区域配置虚设图案。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件及其制造方法
本专利技术涉及半导体器件及其制造方法，例如能够用于制造具有重新布线的半导体器件。
技术介绍
近年来，应半导体器件的高速化及小型化等要求而采用了形成于半导体衬底上的层叠布线层最上部的第1焊盘之上的、被称为重新布线的布线层。重新布线由通过例如镀敷法形成的较厚的Cu(铜)膜构成，由于布线电阻较低，因此能够用于进行高速处理或者用于模拟元件。在重新布线的上表面形成有第2焊盘电极，重新布线经由与第2焊盘电极连接的焊接线或焊接球而与印刷基板等电连接。专利文献1(日本特开2010-278040号公报)、专利文献2(日本特开2012-221984号公报)及专利文献3(日本特开2009-88002号公报)中记载了在层叠布线层上形成重新布线的技术。现有技术文献专利文献专利文献1：日本特开2010-278040号公报专利文献2:日本特开2012-221984号公报专利文献3:日本特开2009-88002号公报
技术实现思路
为了避免构成电路的重新布线受潮等，重新布线需要用在重新布线上形成的由聚酰亚胺等构成的绝缘膜覆盖。但是，因切割线的上表面与芯片端部的重新布线的上表面之间的高低差而导致在芯片端部处通过涂布法形成的该绝缘膜的膜厚变薄。因此，在芯片端部形成的重新布线的一部分容易从该绝缘膜露出，从而产生半导体器件的可靠性降低的问题。另外，若为了避免这一问题而将重新布线以远离芯片端部的方式配置，则难以实现半导体芯片的精细化。由此，产生芯片面积增加、每个晶片的可得芯片数量减少的问题。即，产生制造成本增加的问题。其他课题及新的特点见于本说明书的记载及说明书附图。对于本说明书所公开的实施方式中的典型方式的概要，简单说明如下。对于作为实施方式之一的半导体器件及其制造方法，该半导体器件包括具有元件形成区域和包围元件形成区域的切割区域的半导体衬底。还包括在元件形成区域形成的多个布线层和在多个布线层的最上层形成的焊盘电极。另外包括第1绝缘膜和第2绝缘膜，该第1绝缘膜形成在焊盘电极之上，且具有第1开口部，该第2绝缘膜形成在第1绝缘膜之上且具有第2开口部。另外，该半导体器件包括重新布线，该重新布线形成在第2绝缘膜之上，且经由第1及第2开口部与焊盘电极电连接。另外包括虚设图案，该虚设图案配置在第2绝缘膜之上且配置在与重新布线相比更靠近切割区域的区域。另外，该半导体器件包括第3绝缘膜，该第3绝缘膜形成在重新布线之上和虚设图案之上，且在重新布线之上具有第3开口部。专利技术效果根据一个实施方式，能够提高半导体器件的可靠性。特别是能够防止由重新布线从上层绝缘膜露出而引起的布线劣化。根据另一实施方式，能够实现半导体器件的精细化，抑制半导体器件的制造成本。附图说明图1是实施方式1的半导体器件的俯视图。图2是实施方式1的半导体器件的剖视图。图3是搭载于实施方式1的半导体器件的基板上的构造的剖视图。图4是实施方式1的半导体器件的制造工序中的剖视图。图5是接着图4的半导体器件的制造工序中的剖视图。图6是接着图5的半导体器件的制造工序中的剖视图。图7是接着图6的半导体器件的制造工序中的剖视图。图8是接着图7的半导体器件的制造工序中的剖视图。图9是接着图8的半导体器件的制造工序中的剖视图。图10是接着图9的半导体器件的制造工序中的剖视图。图11是接着图10的半导体器件的制造工序中的剖视图。图12是接着图11的半导体器件的制造工序中的俯视图。图13是接着图11的半导体器件的制造工序中的剖视图。图14是接着图13的半导体器件的制造工序中的剖视图。图15是接着图14的半导体器件的制造工序中的剖视图。图16是实施方式1的变形例1的半导体器件的剖视图。图17是实施方式1的变形例2的半导体器件的俯视图。图18是实施方式2的半导体器件的俯视图。图19是搭载于实施方式2的半导体器件的基板上的构造的剖视图。图20是实施方式3的半导体器件的剖视图。图21是实施方式4的半导体器件的剖视图。图22是实施方式4的半导体器件的剖视图。图23是对比例的半导体器件的剖视图。图24是对比例的半导体器件的剖视图。具体实施方式以下基于附图详细说明实施方式。此外，在用于说明实施方式的全部附图中，对于具有相同功能的构件标注相同的附图标记，并省略其重复说明。另外，在以下的实施方式中，除特别必要之外，原则上对于相同或等同的部分不做重复说明。(实施方式1)本实施方式及以下实施方式的半导体器件是具备重新布线的半导体器件。＜关于半导体器件的构造＞使用图1至图3对本实施方式的构造进行说明。图1是作为本实施方式的半导体器件的半导体芯片的平面布局。图2是图1的A-A线处的剖视图，是示出作为本实施方式的半导体器件的半导体芯片的端部的剖视图。图3是示出将本实施方式的半导体器件的半导体芯片搭载到基板上而成的构造的剖视图。在图1中，省略了在重新布线上形成的上层绝缘膜IF3(参照图2)的图示。此外，在本说明书中，存在将印刷基板(布线基板)或作为引线框的一部分的裸芯片焊盘等用于搭载芯片的板构件简称为基板的情况。如图1所示，本实施方式的半导体芯片CP在俯视时呈矩形形状。在半导体芯片CP的上部形成有第1焊盘电极(布线)M3。以与该第1焊盘电极M3连接的方式形成多个重新布线(RDL：RedistributionLayer)RL，在各重新布线RL的上表面的局部形成有第2焊盘电极(焊接片)PD。第2焊盘电极PD在此由以与重新布线RL的上表面接触的方式形成的金属膜构成。重新布线RL除了由第2焊盘电极PD覆盖的部分上表面以外均由上层绝缘膜IF3(未图示)覆盖。第2焊盘电极PD的上表面从上层绝缘膜IF3露出。此外，在本实施方式中，也将形成于第3布线层且与重新布线RL连接的布线M3称为第1焊盘电极M3，将形成于重新布线RL上部的基底金属膜PD称为第2焊盘电极PD。在半导体芯片CP的中央部形成有在俯视时呈矩形形状的下层绝缘膜IF2，在半导体芯片CP的外周部的上表面，耐湿性高的绝缘膜IF1从下层绝缘膜IF2露出。即，下层绝缘膜IF2以在俯视时被环状的绝缘膜IF1包围的方式形成。下层绝缘膜IF2如图2所示，其形成在绝缘膜IF1上，在下层绝缘膜IF2的正上方形成有重新布线RL及虚设重新布线DL。虚设重新布线DL为金属膜，在俯视时覆盖于下层绝缘膜IF2的端部的上表面和包围下层绝缘膜IF2的绝缘膜IF1的上表面。如图1所示，在本实施方式中，虚设重新布线(虚设图案)DL以包围多个重新布线RL的方式沿着半导体芯片CP的外周部(周缘部、端部)形成为环状。即，虚设重新布线DL沿着构成半导体芯片CP的半导体衬底(未图示)的外周部(周缘部、端部)形成为环状。在俯视时，绝缘膜IF1位于虚设重新布线DL的外侧，下层绝缘膜IF2位于虚设重新布线DL的内侧。虚设重新布线DL以覆盖俯视时的绝缘膜IF1与下层绝缘膜IF2之间的交界的方式，形成为与下层绝缘膜IF2以及从下层绝缘膜IF2露出的绝缘膜IF1重叠。另外，在俯视时，在虚设重新布线DL外侧的绝缘膜IF1的表面形成有槽D1。槽D1是绝缘膜IF1的开口部，在俯视时呈环状形成于虚设重新布线DL的外侧。重新布线RL经由图1中以虚线表示的通路(via)与布线M3(参照图2)连接，该布线M3形成在由下层绝缘膜IF2和绝缘膜IF本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括以下工序：(a)工序，准备半导体衬底，该半导体衬底具有元件形成区域和包围所述元件形成区域的切割区域，且在所述元件形成区域上具有多个布线层和在所述多个布线层的最上层形成的焊盘电极；(b)工序，在所述焊盘电极之上形成具有第1开口部的第1绝缘膜；(c)工序，在所述第1绝缘膜之上形成具有第2开口部的第2绝缘膜；(d)工序，在所述第2绝缘膜之上形成重新布线，该重新布线经由所述第1开口部及所述第2开口部与所述焊盘电极电连接；(e)工序，在所述第2绝缘膜之上且在与所述重新布线相比更靠近切割区域的区域形成虚设图案；以及(f)工序，在所述重新布线之上和所述虚设图案之上形成第3绝缘膜，该第3绝缘膜在所述重新布线上方具有第3开口部。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件的制造方法，其特征在于，包括以下工序：(a)工序，准备半导体衬底，该半导体衬底具有元件形成区域和包围所述元件形成区域的切割区域，且在所述元件形成区域上具有多个布线层和在所述多个布线层的最上层形成的焊盘电极；(b)工序，在所述焊盘电极之上形成具有第1开口部的第1绝缘膜；(c)工序，在所述第1绝缘膜之上形成具有第2开口部的第2绝缘膜；(d)工序，在所述第2绝缘膜之上形成重新布线，该重新布线经由所述第1开口部及所述第2开口部与所述焊盘电极电连接；(e)工序，在所述第2绝缘膜之上且在与所述重新布线相比更靠近切割区域的区域形成虚设图案；以及(f)工序，在所述重新布线之上和所述虚设图案之上形成第3绝缘膜，该第3绝缘膜在所述重新布线上方具有第3开口部。2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第3绝缘膜覆盖所述虚设图案的一部分。3.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述第3绝缘膜覆盖所述虚设图案的整体。4.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述元件形成区域与所述切割区域之间形成有密封环，该密封环由与所述多个布线层为同一层的导电性膜构成，所述虚设图案形成在所述密封环与所述重新布线之间或形成在所述密封环之上。5.根据权利要求4所述的半导体器件的制造方法，其特征在于，所述第1绝缘膜在与所述密封环相比更靠近所述切割区域的一侧形成有槽。6.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述虚设图案与所述重新布线形成为同一层。7.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述(e)工序中的所述虚设图案的形成是以与所述(d)工序中的所述重新布线的形成相同的工序进行的。8.根据权利要求1所述的半导体器件的制造方法，其特征在于，还具有(g)工序，其在所述(d)工序之后，在所述第3开口部内的所述重新布线之上形成基底金属膜，所述(e)工序中的所述虚设图案的形成是以与所述(d)工序中的所述重新布线的形成、及所述(f)工序中的所述基底金属膜的形成相同的工序进行的。9.根据权利要求1所述的半导体器件的制造方法，其特征在于，在所述(f)工序中使用涂布法形成由有机膜构成的所述第3绝缘膜。10.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述焊盘电极由以铝为主要成分的材料构成，所述重新布线由以铜为主要成分的材料构成，且以比所述焊盘电极更厚的膜厚形成。11.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述虚设图案与所述重新布线电隔离。12.根据权利要求11所述的半导体器件的制造方法，其特征在于，在所述元件形成区域的所述半导体衬底形成有MISFET，所述焊盘电极与所述MISFET电连接，所述虚设图案不与所述MISFET电连接。13.一种半导体器件，其特征在于，具有：半导体衬底，其具有元件形成区域和包围所述元件形成区域的切割区域；多个布线层，其形成在所述元件形成区域上...

【专利技术属性】
技术研发人员：松本雅弘，一之濑一仁，矢岛明，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP