半导体装置、半导体装置的制造方法和电子设备制造方法及图纸

本发明专利技术提供了一种半导体装置，其包括：第一半导体基体；第二半导体基体，结合在第一半导体基体的第一表面侧上；贯通电极，形成为从第一半导体基体的第二表面侧贯通至第二半导体基体上的配线层；以及，绝缘层，围绕第一半导体基体内形成的贯通电极的周界。

【技术实现步骤摘要】
半导体装置、半导体装置的制造方法和电子设备本申请是申请日为2013年6月19日、申请号为201380033466.5、专利技术名称为“半导体装置、半导体装置的制造方法和电子设备”的专利技术专利申请的分案申请。
本技术方案涉及包括半导体基体的贯通电极的半导体装置、该半导体装置的制造方法以及包括该半导体装置的电子设备。
技术介绍
迄今，已经提出了具有这样的构造的半导体装置，其中不同类型的装置结合在一起，并且贯通电极贯通(penetrate)上部芯片的基体并连接至下部基体的电极(例如，参见专利文件1)。在这样的构造中，在上部芯片侧基体和下部芯片侧基体相结合后，形成贯通上部芯片侧基体且连接至上部芯片侧电极焊盘的第一贯通电极。类似地，形成贯通上部芯片侧基体且连接至下部芯片侧电极焊盘的第二贯通电极。然后，通过将第一贯通电极连接至第二贯通电极的镶嵌工艺、在不同类芯片之间连接配线。作为电隔离(绝缘)半导体基体与贯通电极的方法，已经提出了事先在半导体基体中形成绝缘膜且在该半导体基体中由绝缘膜围绕的范围内形成贯通电极的技术方案(例如，参见专利文件1和2)。引用列表专利文件专利文件1：JP2010-245506A专利文件1：JP2008-251964A专利文件1：JP2011-171567A
技术实现思路
专利技术要解决的技术问题在由贯通电极实现其内连接的上述半导体装置中，需要通过改善诸如贯通电极的连接特性、绝缘特性和屏蔽特性的可靠性来改善半导体装置和电子设备的可靠性。本技术方案希望提供可靠性提高了的半导体装置和电子设备。解决技术问题的方案本技术方案的半导体装置包括第一半导体基体以及结合在该第一半导体基体的第一表面侧上的第二半导体基体。该半导体装置进一步包括贯通电极和绝缘层，该贯通电极通过从第一半导体基体的第二表面侧贯通至第二半导体基体上的配线层而形成，该绝缘层围绕该第一半导体基体内形成的贯通电极的周界。另外，本技术方案的电子设备包括该半导体装置和处理该半导体装置的输出信号的信号处理电路。另外，本技术方案的制造半导体装置的方法包括：形成绝缘层，该绝缘层围绕该第一半导体基体的第一表面上形成有贯通电极的位置的周界；以及，将第二半导体基体结合至第一半导体基体的第一表面侧。该方法还包括形成开口部分，该开口部分在由该绝缘层围绕的范围内、从第一半导体基体的第二表面侧贯通至第二半导体基体上的配线层；以及，在该开口部分内形成贯通电极。根据上述半导体装置和制造半导体装置的方法，在第一半导体基体中形成围绕该贯通电极的周界的绝缘层。因此，可确保贯通电极和第一半导体基体之间的绝缘特性而不会在形成有该贯通电极的该开口部分的内表面上形成绝缘层。此外，可确保配线层的可靠性，因为贯通电极的侧表面不被绝缘层覆盖。因此，改善了包括贯通电极的半导体装置的可靠性。此外，改善了包括半导体装置的电子设备的可靠性。本专利技术的有益效果根据本技术方案，能够提供高可靠性的半导体装置和电子设备。附图说明图1是示出根据第一实施例的半导体装置构造的截面图，图2是示出根据第一实施例的半导体装置的贯通电极周边平面布置的示意图，图3是示出根据第一实施例的半导体装置构造的截面图，图4A和4B是示出根据第一实施例的半导体装置的制造工艺的示意图，图5C和5D是示出根据第一实施例的半导体装置的制造工艺的示意图，图6E和6F是示出根据第一实施例的半导体装置的制造工艺的示意图，图7G和7H是示出根据实施例的半导体装置的制造工艺的示意图，图8A和8B是示出根据实施例的半导体装置的制造工艺的示意图，图9是示出根据第二实施例的半导体装置构造的截面图，图10是示出根据第二实施例的半导体装置的第一电极焊盘构造的截面图，图11是示出第一电极焊盘16的开口部分的倾斜角和接触表面角之间关系的图表，图12是示出用于获得图11所示结果的第一电极焊盘构造的示意图，图13F和13G是示出根据第二实施例的半导体装置的制造工艺的示意图，图14H和14I是示出根据第二实施例的半导体装置的制造工艺的示意图，图15是示出根据第三实施例的半导体装置构造的截面图，图16E和16F是示出根据第三实施例的半导体装置的制造工艺的示意图，图17G和17H是示出根据第三实施例的半导体装置的制造工艺的示意图，图18I和18J是示出根据第三实施例的半导体装置的制造工艺的示意图，图19是示出根据第四实施例的半导体装置构造的截面图，图20是示出根据第四实施例的半导体装置的修改示例构造的截面图，图21是示出根据第四实施例的半导体装置的另一个修改示例构造的截面图，图22A和22B是示出根据第四实施例的半导体装置的制造工艺的示意图，图23C是示出根据第四实施例的半导体装置的制造工艺的示意图，图24D和24E是示出根据第四实施例的半导体装置的制造工艺的示意图，图25F是示出根据第四实施例的半导体装置的制造工艺的示意图，图26是示出电子设备构造的示意图。附图标记列表10第一芯片11第一半导体基体12、22配线层13、14保护层15绝缘层16、16A、16B第一电极焊盘17、17A贯通电极18、24层间绝缘层20第二芯片21第二半导体基体23第二电极焊盘25结合表面31硬掩模层32、33、33A、33B开口部分34抗蚀剂35电极保护层36配线电极40相机41固态成像装置42光学系统43快门装置44驱动电路45信号处理电路具体实施方式在下文中将描述实施本技术方案的优选实施例，但是本技术方案不限于下面要描述的示例。描述将以下面的顺序进行：1.根据第一实施例的半导体装置2.制造根据第一实施例的半导体装置的方法4.根据第二实施例的半导体装置5.制造根据第二实施例的半导体装置的方法6.根据第三实施例的半导体装置7.制造根据第三实施例的半导体装置的方法8.根据第四实施例的半导体装置9.制造根据第四实施例的半导体装置的方法10.电子设备<1.根据第一实施例的半导体装置>将描述根据第一实施例的包括贯通电极的半导体装置。图1示出了根据本实施例的包括贯通电极的半导体装置的示意性构造。图1是示出半导体装置中形成有贯通电极的区域附近的截面图。应注意，在图1中仅示出了形成有贯通电极的区域附近的示意性构造，没有示出半导体基体的每个构造或贯通电极周边的每个构造。如图1所示，半导体装置具有这样的构造，其中第一芯片10和第二芯片20结合。第一芯片10包括第一半导体基体11和形成在第一半导体基体11的一个表面(第一表面)上的配线层12。第二芯片20包括第二半导体基体21和形成在第二半导体基体21上的配线层22。第一芯片10和第二芯片20结合，以使得配线层12和22彼此面对。结合表面25形成在配线层12和22的表面上。第一半导体基体11的配线层12包括多层配线层，该多层配线层包括形成有配线和电极等的多个导电层以及使各导电层彼此绝缘的层间绝缘层。在图1中，由多个导电层之中的一个导电层形成的第一电极焊盘16图示在层间绝缘层18中。另外，由绝缘层形成的保护层13和14形成在第一半导体基体11的另一个表面(第二表面)上。保护层13形成为覆盖第一半导体基体11的除形成有待描述的贯通电极17的位置之外的整个第二表面。保护层14形成为覆盖贯通电极17的暴露表面和保护层13的整个表面。第二半导本文档来自技高网...

【技术保护点】
一种半导体装置，包括：第一芯片，该第一芯片包括第一半导体基板和第一配线；第二芯片，该第二芯片结合到所述第一芯片的第一表面侧并且包括第二半导体基板和第二配线；贯通电极，该贯通电极设置成从第一芯片的第二表面侧到第二芯片中的第二配线；其中第一配线和第二配线经由所述贯通电极彼此电连接，其中所述贯通电极在横截面视图中在第一深度位置处具有第一宽度并且在第二深度位置处具有第二宽度，并且所述第一宽度大于所述第二宽度。

【技术特征摘要】
2012.06.29 JP 2012-147316;2013.02.12 JP 2013-024501.一种半导体装置，包括：第一芯片，该第一芯片包括第一半导体基板和第一配线；第二芯片，该第二芯片结合到所述第一芯片的第一表面侧并且包括第二半导体基板和第二配线；贯通电极，该贯通电极设置成从第一芯片的第二表面侧到第二芯片中的第二配线；其中第一配线和第二配线经由所述贯通电极彼此电连接，其中所述贯通电极在横截面视图中在第一深度位置处具有第一宽度并且在第二深度位置处具有第二宽度，并且所述第一宽度大于所述第二...

【专利技术属性】
技术研发人员：胁山悟，冈本正喜，大冈丰，庄子礼二郎，财前义史，长畑和典，羽根田雅希，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP