用于高纵横比的基本垂直的深硅沟槽的硅外延制造技术

本申请涉及用于高纵横比的基本垂直的深硅沟槽的硅外延。本申请公开了一种形成半导体器件的方法(600C)，其包括：在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻(605)高纵横比的基本垂直的沟槽，并且在高纵横比的基本垂直的沟槽的内表面上执行(610)用于沉积掺杂有第二掺杂剂的硅的第一循环，第一循环包括交替地以第一恒定压力沉积硅并且以从第一值斜升至第二值的蚀刻压力蚀刻沉积的硅，第二掺杂剂具有与第一导电类型相反的第二导电类型。

【技术实现步骤摘要】
用于高纵横比的基本垂直的深硅沟槽的硅外延
所公开的实施例总体涉及在集成电路中形成外延层的领域。更具体地而不是限制性的，本公开涉及用于高纵横比的基本垂直的深硅沟槽的硅外延。
技术介绍
需要更高电压的功率金属氧化物硅场效应晶体管(MOSFET)依赖于通过深沟槽蚀刻和外延(EPI)填充过程产生的超级结结构。图1A-图1D以一般方式说明了用于创建这些超级结结构的过程。在图1A中，在N+衬底102上生长N-外延层104。在图1B中，在N-外延层104的表面上生长或沉积厚的二氧化硅106，以在蚀刻期间用作硬掩模。图案化二氧化硅层106以产生沟槽，随后进行蚀刻步骤以形成沟槽107。在一个示例中，沟槽107为4微米宽且50微米深，几乎延伸到衬底102。应当理解，这些图不是按比例绘制的，而是仅作为图示提供。在图1C中，在沟槽107的内表面上生长P-外延层108，以在N-外延层104中形成深硅掩埋柱。如图所示，生长P-外延层108以过度填充沟槽107。如图1D所示，在使用由二氧化硅106形成的硬掩模作为停止点的化学机械抛光(CMP)过程中去除外延层108的过度填充部分。该图示出了去除二氧化硅层106之后本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，其包括：在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻高纵横比的基本垂直的深沟槽；以及执行用于在所述高纵横比的基本垂直的沟槽的内表面上沉积掺杂有第二掺杂剂的外延硅的第一循环，所述第一循环包括交替地进行以下：以第一恒定压力沉积外延硅，以及以从第一值斜升至第二值的蚀刻压力蚀刻所述沉积的外延硅，所述第二掺杂剂具有与所述第一导电类型相反的第二导电类型。

【技术特征摘要】
2016.09.30 US 15/281,8651.一种形成半导体器件的方法，其包括：在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻高纵横比的基本垂直的深沟槽；以及执行用于在所述高纵横比的基本垂直的沟槽的内表面上沉积掺杂有第二掺杂剂的外延硅的第一循环，所述第一循环包括交替地进行以下：以第一恒定压力沉积外延硅，以及以从第一值斜升至第二值的蚀刻压力蚀刻所述沉积的外延硅，所述第二掺杂剂具有与所述第一导电类型相反的第二导电类型。2.根据权利要求1所述的方法，其中所述第一值为20托，而所述第二值为100托。3.根据权利要求2所述的方法，其中所述第一恒定压力为20托。4.根据权利要求1所述的方法，其进一步包括执行所述第一循环，直到填充大约一半的所述高纵横比的基本垂直的深沟槽的深度。5.根据权利要求4所述的方法，其进一步包括执行用于沉积掺杂有所述第二掺杂剂的外延硅的第二循环，所述第二循环包括交替地进行如下：以低于所述第一恒定压力的第二恒定压力沉积外延硅，以及以从第三值斜升至所述第二值的蚀刻压力蚀刻所述沉积的外延硅。6.根据权利要求5所述的方法，其中所述第二恒定压力为10托。7.根据权利要求6所述的方法，其中所述第三值为10托。8.根据权利要求5所述的方法，进一步包括在蚀刻周期内以从200sccm到250sccm倾斜的HCl流速执行所述蚀刻。9.根据权利要求5所述的方法，其中所述蚀刻形成沟槽，所述沟槽具有与形成圆、椭圆和矩形之一的所述衬底的表面的交点，所述圆、所述椭圆和所述矩形中的所述一个具有不大于10：1的长宽比。10.一种形成半导体器件的方法，其包括：在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻高纵横比的基本垂直...

【专利技术属性】
技术研发人员：T·托梅娜瑞，S·铃木，S·斯瑞达，C·B·可音可，S·J·莫洛伊，H·卡瓦哈勒，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US