一种时间放大器以及半导体存储器制造技术

本实用新型专利技术公开了一种时间放大器，通过将藕接于时间放大器中的闩锁器的输出端的电容变为可调电容，通过控制器控制可调电容的电容值的相对大小，最终使得时间放大器的增益可调，进而提高延迟锁相环的时间检测测量精准度。具体的，藕接于第一闩锁器输出端的第一电容的电容值大于第二电容的电容值，或藕接于第二闩锁器输出端的第三电容的电容值大于述第四电容的电容值时，时间放大器的放大增益减小，藕接于第一闩锁器输出端的第一电容的电容值小于第二电容的电容值，或藕接于第二闩锁器输出端的第三电容的电容值小于第四电容的电容值时，时间放大器的放大增益减小。本实用新型专利技术还公开一种半导体存储器，具有上述技术效果。

【技术实现步骤摘要】
一种时间放大器以及半导体存储器
本技术涉及半导体存储
，具体涉及一种时间放大器，还涉及一种半导体存储器。
技术介绍
延迟锁相环(DLL，Delay-LockedLoop)通常应用在DDR3/DDR4动态随机存取存储器中，延迟锁相环用于自动调节一路信号的延时，使两路信号的相位一致(边沿对齐)。具体地，在需要某些数字信号与系统时钟同步的情况下，延迟锁相环将两路时钟的边沿对齐，用被调节的时钟做控制信号，就可以产生与系统时钟严格同步的信号，且该同步不随外界条件如温度、电压的变化而改变，因此得以广泛地使用。为了测量精细时间间隔，DLL中嵌入有时间数字转换器(TDC，Time-to-Digitalconverter)，近年来，为了提高TDC时间精度的同时，提高其转换速率，时间放大器思想应运而生，基于时间放大器，可以对时间间隔进行“粗量化-放大-细量化”，仅仅使用粗糙的量化器便能得到较高的时间分辨率。在TDC中可嵌入多种类型的时间放大器(TA，Timeamplifier)，如基于SR锁存器的时间放大器、门时间放大器、1x/4x延迟缓冲时间放大器等。其中，基于SR锁存器的时间放大器由两个SR锁存器和一个门控组成，其增益与SR锁存器输出端设置的附加电容成正比，然而，基于SR锁存器的时间放大器的主要缺点是时间放大的增益不可变，进而导致DLL的时间间隔测量精准度较低。因此，如何使时间放大器的增益可调，从而提高DLL的时间检测测量精准度是本领域技术人员急需要解决的技术问题。
技术实现思路
本技术提供一种可变增益的时间放大器，以及一种半导体存储器，以克服或缓解
技术介绍
中存在的一个或者更多个问题，至少提供一种有益的选择。作为本技术的一个方面，本技术提供了一种可变增益的时间放大器，包括：第一闩锁器，所述第一闩锁器的Q1输出端耦接有第一电容，输出端耦接有第二电容，所述第一电容和所述第二电容中至少有一个电容的电容值可调；第一控制器，用于控制所述第一电容的电容值与所述第二电容的电容值的相对大小，使所述时间放大器的放大增益增大或者减小。优选的，在上述可变增益的时间放大器中，还包括：第二闩锁器，所述第二闩锁器的Q2输出端耦接有第三电容，输出端耦接有第四电容，所述第三电容和所述第四电容中至少有一个电容的电容值可调。优选的，在上述可变增益的时间放大器中，还包括：第二控制器，用于控制所述第三电容的电容值与所述第四电容的电容值的相对大小，使所述时间放大器的放大增益增大或者减小。优选的，在上述可变增益的时间放大器中，所述第一电容、所述第二电容、所述第三电容、和所述第四电容的其中一电容包括：至少两条支路，所述支路之间并联，所述支路的输入端与所述第一闩锁器和所述第二闩锁器的其中一输出端连接，所述支路的输出端接地；其中，所述支路由支路电容以及串联与所述支路电容的开关组成，所述开关受到所述第一控制器和所述第二控制器中对应连接的控制器控制。优选的，在上述可变增益的时间放大器中，所述开关包括：与非门，所述与非门的输入端包括接触引脚，由对应连接的所述第一控制器或所述第二控制器控制，对应的所述第一控制器和所述第二控制器用于控制所述接触引脚与所述支路之间为连接或是断开来调整电容值的大小。优选的，在上述可变增益的时间放大器中，所述所述与非门的输入端还包括控制引脚由对应连接的所述第一控制器或所述第二控制器控制，当所述接触引脚与所述支路连接时，对应连接的所述第一控制器或所述第二控制器用于将逻辑信号发送至所述控制引脚来调整电容值的大小。优选的，在上述可变增益的时间放大器中，还包括：与所述第一闩锁器的输入端连接的第一缓冲器，以及与所述第一闩锁器的输出端连接的第一或非门。优选的，在上述可变增益的时间放大器中，还包括：与所述第二闩锁器的输入端连接的第二缓冲器，以及与所述第二闩锁器的输出端连接的第二或非门。本技术还提供一种半导体存储器，包括上述任一项所述的时间放大器。本技术采用上述技术方案，具有如下优点：本技术通过将藕接于时间放大器中的闩锁器的输出端的电容变为可调电容，通过控制器控制可调电容的电容值的相对大小，最终使得时间放大器的增益可调，进而提高延迟锁相环的时间检测测量精准度。具体的，藕接于第一闩锁器输出端的第一电容的电容值大于第二电容的电容值，或藕接于第二闩锁器输出端的第三电容的电容值大于述第四电容的电容值时，时间放大器的放大增益减小，藕接于第一闩锁器输出端的第一电容的电容值小于第二电容的电容值，或藕接于第二闩锁器输出端的第三电容的电容值小于第四电容的电容值时，时间放大器的放大增益减小。上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本技术进一步的方面、实施方式和特征将会是容易明白的。附图说明在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本技术公开的一些实施方式，而不应将其视为是对本技术范围的限制。图1为本技术实施例提供的一种时间放大器的内部电路示意图。图2为本技术实施例提供的时间放大器信号输入输出示意图。图3为本技术实施例提供的电容值粗调的第一电容的内部电路示意图。图4为本技术实施例提供的电容值微调的第一电容的内部电路示意图。附图标记：10第一缓冲器；10’第二缓冲器；20第一闩锁器20’第二闩锁器；31第一电容32第二电容；33第三电容34第四电容；40：第一或非门40’第二或非门；51：第一控制器；52第二控制器；310支路；311支路电容311；312开关；312’与非门；312’A接触引脚312’B控制引脚。具体实施方式在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本技术的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互本文档来自技高网...

【技术保护点】
一种时间放大器，其特征在于，包括：第一闩锁器，所述第一闩锁器的Q1输出端耦接有第一电容，

【技术特征摘要】
1.一种时间放大器，其特征在于，包括：第一闩锁器，所述第一闩锁器的Q1输出端耦接有第一电容，输出端耦接有第二电容，所述第一电容和所述第二电容中至少有一个电容的电容值可调；第一控制器，用于控制所述第一电容的电容值与所述第二电容的电容值的相对大小，使所述时间放大器的放大增益增大或者减小。2.如权利要求1所述的时间放大器，其特征在于，还包括：第二闩锁器，所述第二闩锁器的Q2输出端耦接有第三电容，输出端耦接有第四电容，所述第三电容和所述第四电容中至少有一个电容的电容值可调。3.如权利要求2所述的时间放大器，其特征在于，还包括：第二控制器，用于控制所述第三电容的电容值与所述第四电容的电容值的相对大小，使所述时间放大器的放大增益增大或者减小。4.如权利要求3所述的时间放大器，其特征在于，所述第一电容、所述第二电容、所述第三电容、和所述第四电容的其中一电容包括：至少两条支路，所述支路之间并联，所述支路的输入端与所述第一闩锁器和所述第二闩锁器的其中一输出端连接，所述支路的输出端接地；其中，所述支路由支路电容以及串联所述支路电容的开关组...

【专利技术属性】
技术研发人员：赖荣钦，
申请(专利权)人：睿力集成电路有限公司，
类型：新型
国别省市：安徽,34