一种无运放的带隙基准电路制造技术

本发明专利技术公开了一种无运放的带隙基准电路，该带隙基准电路包括带隙核心单元、钳位单元和启动单元；带隙核心单元用于产生零温度系数基准电压VREF；钳位单元的输入端分别连接钳位电压VA和钳位电压VB，输出端连接基准电压VREF，与带隙核心单元构成负反馈，用于保证带隙核心单元输出的钳位电压VA与钳位电压VB相等；启动单元的输入端连接钳位电压VB，输出端输出启动信号Vstart至钳位单元，用于保证钳位单元和带隙核心单元在上电时迅速进入正常工作状态。本发明专利技术由于未采用运放结构，削弱了失调电压对基准电压VREF的影响，采用电阻比例补偿技术降低了基准电压的温度系数。本发明专利技术具有低温漂、低功耗、结构简单的优点，可用于对静态功耗要求高的芯片。

【技术实现步骤摘要】
一种无运放的带隙基准电路
本专利技术属于电子电路
，特别涉及一种无运放的带隙基准电路，可用于电源管理芯片中。
技术介绍
基准电压源是模拟电路和数模混合电路中不可缺少的一个单元模块，被广泛应用于高精度的电源管理芯片、AD/DA转换器、随机动态存储器等集成电路设计中。在诸多的基准电路结构中，带隙基准电压源因其能提供精确的电压，且温度稳定性高，成为目前应用最为广泛的基准电压源技术。参照图1，传统的带隙基准电压源电路基本原理是，将两个具有相反温度系数的电压信号按照一定的比例相加，得到一个与温度无关的基准电压，其公式可表示为:其中VREF是基准电压，VBEQ7是NPN管Q7的基射极电压，具有负温度系数；ΔVBE＝VBEQ7-VBEQ8，具有正温度系数。通过精确调节R与R1的比值，可以有效抵消VBEQ7中负温度分量，从而得到与温度变化无关的基准电压VREF。传统带隙基准电压源电路通常采用运算放大器A来保证M、N两点的电位相等，然而该方法有以下不足：(1)运算放大器A的性能会随着温度的变化而降低；(2)运算放大器A的失调电压会影响基准电压VREF的精度；(3)运算放大器A的最小工作电压限制了M、N两点的最小输入电压，增大了电路的功耗；(4)三极管的基射极电压VBE与温度并非线性关系，不仅包含一阶项，还包含若干高阶项，而传统带隙基准电压源电路只对与温度相关的一阶项或者部分高阶项进行补偿，难以得到低温度系数的基准电压。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提出一种无运放的带隙基准电路，以解决运算放大器对带隙基准电路的影响问题，降低基准电压的温度系数，降低电路的功耗。为实现上述目的，本专利技术包括：带隙核心单元1、钳位单元2和启动单元3。所述带隙核心单元1用于产生零温度系数基准电压VREF；该带隙核心单元1设有三个输出端，其中第一输出端输出钳位电压VB；第二输出端输出钳位电压VA；第三输出端作为整个带隙基准电路的输出，并输出零温度系数基准电压VREF；所述钳位单元2设有三个输入端和一个输出端；其中第一输入端连接钳位电压VA，第二输入端连接钳位电压VB，第三输入端连接启动信号Vstart；其输出端连接至带隙核心单元1的第三输出端，构成负反馈环路；该钳位单元2用于保证钳位电压VA与钳位电压VB相等，从而进一步保证零温度系数基准电压VREF的稳定输出；所述启动单元3设有一个输入端和一个输出端，其输入端连接钳位电压VB；其输出端输出启动信号Vstart；该启动单元3在上电时保证带隙核心单元1和钳位单元2迅速进入正常工作状态，并且在其正常工作后及时关断，减少电路功耗。作为优选，上述带隙核心单元1包括第三NPN三极管Q3、第四NPN三极管Q4，第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4；其中：第三NPN三极管Q3，其发射极连接GND，其基极与自身集电极相连并连接至第四NPN三极管Q4的基极，共同作为带隙核心单元1的第二输出端输出钳位电压VA；第四NPN三极管Q4，其发射极连接GND，其集电极作为带隙核心单元1的第一输出端输出钳位电压VB；第二电阻R2，其一端连接第三NPN三极管Q3的集电极，其另一端与所述第一电阻R1的一端相连；第一电阻R1的另一端作为带隙核心单元1的第三输出端输出零温度系数基准电压VREF；第三电阻R3，其一端连接第四NPN三极管Q4的集电极，其另一端连接至第一电阻R1和第二电阻R2的公共端。第一电阻R1为正温度系数电阻；第二电阻R2、第三电阻R3、第四电阻R4为负温度系数电阻。作为优选，钳位单元2包括第一NPN三极管Q1、第二NPN三极管Q2、第五NPN三极管Q5，第一PMOS管MP1、第二PMOS管MP2和第一NMOS管MN1；其中：第一PMOS管MP1与第二PMOS管MP2，其栅极相连构成电流镜结构，其源极共同连接电源电压VDD；该第一PMOS管MP1的漏极与自身栅极相连并连接至所述第二NPN三极管Q2的集电极；该第二PMOS管MP2的漏极连接所述第五NPN三极管Q5的集电极，并作为钳位单元2的第三输入端连接启动信号Vstart；第一NPN三极管Q1，其集电极连接电源电压VDD，其基极与第二PMOS管MP2的漏极相连，其发射极作为钳位单元2的输出端并连接至带隙核心单元1的第三输出端，构成负反馈环路；第二NPN三极管Q2，其发射极连接GND，其基极作为钳位单元2的第一输入端连接钳位电压VA；第五NPN三极管Q5，其发射极连接GND，其基极作为钳位单元2的第二输入端连接钳位电压VB；第一NMOS管MN1，其栅极与第二PMOS管MP2的漏极相连，其漏极和源极共同连接GND。作为优选，上述启动单元3包括第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6，第六NPN三极管Q6和第五电阻R5；其中：第三PMOS管MP3与第五PMOS管MP5，其栅极相连构成电流镜结构，其源极共同连接电源电压VDD；该第三PMOS管MP3的漏极与自身栅极相连并连接至所述第六NPN三极管Q6的集电极；该第五PMOS管MP5的漏极通过第五电阻R5连接至GND；第六NPN三极管Q6，其发射极连接GND，其基极作为启动单元3的输入端连接钳位电压VB；第四PMOS管MP4，其源极连接电源电压VDD，其栅极连接GND，其漏极连接所述第六PMOS管MP6的源极；第六PMOS管MP6，其栅极连接第五PMOS管MP5的漏极，其漏极作为启动单元3的输出端输出启动电压Vstart。作为第二优选，上述启动单元3包括第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6，第六NPN三极管Q6和第五电阻R5；其中：第三PMOS管MP3与第五PMOS管MP5，其栅极相连构成电流镜结构，其源极共同连接电源电压VDD；该第三PMOS管MP3的漏极与自身栅极相连并连接至所述第六NPN三极管Q6的集电极；该第五PMOS管MP5的漏极通过第五电阻R5连接至GND；第六NPN三极管Q6，其发射极连接GND，其基极作为启动单元3的输入端连接钳位电压VB；第四PMOS管MP4与第六PMOS管MP6，其栅极相连构成电流镜结构，其源极共同连接电源电压VDD；该第四PMOS管MP4的漏极与自身栅极相连并连接至第五PMOS管MP5的漏极；该第六PMOS管MP6的漏极作为启动单元3的输出端输出启动信号Vstart。本专利技术与现有技术相比，有以下几个优点：1.本专利技术由于提供的是无运算放大器的结构，削弱了失调电压对带隙基准电压精度的影响，降低了带隙基准电路的最小输入电压，从而降低了功耗，同时无运算放大器使电路结构简单化。2.本专利技术由于采用钳位单元与带隙核心单元构成负反馈，减小了因电源波动或器件失配对带隙基准的影响。3.本专利技术采用的启动电路使带隙基准电路迅速进入正常工作状态，且结构简单，进一步降低电路功耗。4.本专利技术的带隙核心电路由于增加了一个正温度系数电阻R1，通过调节正温度系数电阻R1与负温度系数电阻R4的比例可进行高阶曲率补偿，使带隙基准电压的温度系数降低数倍。附图说明图1为传统带隙基准电路图；图2为本专利技术的结构框图；图3为本专利技术第一实施例的电路原理图；图4为本专利技术第二实施例的电路原理图。具体本文档来自技高网...

【技术保护点】
一种无运放的带隙基准电路，包括：带隙核心单元(1)、钳位单元(2)和启动单元(3)；其特征在于：所述带隙核心单元(1)用于产生零温度系数基准电压VREF；该带隙核心单元(1)设有三个输出端，其中第一输出端输出钳位电压VB；第二输出端输出钳位电压VA；第三输出端作为整个带隙基准电路的输出，并输出零温度系数基准电压VREF；所述钳位单元(2)设有三个输入端和一个输出端；其中第一输入端连接钳位电压VA，第二输入端连接钳位电压VB，第三输入端连接启动信号Vstart；其输出端连接至带隙核心单元(1)的第三输出端，构成负反馈环路；该钳位单元(2)用于保证钳位电压VA与钳位电压VB相等，从而进一步保证零温度系数基准电压VREF的稳定输出；所述启动单元(3)设有一个输入端和一个输出端，其输入端连接钳位电压VB；其输出端输出启动信号Vstart；该启动单元(3)在上电时保证带隙核心单元(1)和钳位单元(2)迅速进入正常工作状态，并且在其正常工作后及时关断，减少电路功耗。

【技术特征摘要】
1.一种无运放的带隙基准电路，包括：带隙核心单元(1)、钳位单元(2)和启动单元(3)；其特征在于：所述带隙核心单元(1)用于产生零温度系数基准电压VREF；该带隙核心单元(1)设有三个输出端，其中第一输出端输出钳位电压VB；第二输出端输出钳位电压VA；第三输出端作为整个带隙基准电路的输出，并输出零温度系数基准电压VREF；所述钳位单元(2)设有三个输入端和一个输出端；其中第一输入端连接钳位电压VA，第二输入端连接钳位电压VB，第三输入端连接启动信号Vstart；其输出端连接至带隙核心单元(1)的第三输出端，构成负反馈环路；该钳位单元(2)用于保证钳位电压VA与钳位电压VB相等，从而进一步保证零温度系数基准电压VREF的稳定输出；所述启动单元(3)设有一个输入端和一个输出端，其输入端连接钳位电压VB；其输出端输出启动信号Vstart；该启动单元(3)在上电时保证带隙核心单元(1)和钳位单元(2)迅速进入正常工作状态，并且在其正常工作后及时关断，减少电路功耗。2.根据权利要求1所述的无运放的带隙基准电路，其特征在于：所述带隙核心单元(1)包括第三NPN三极管Q3、第四NPN三极管Q4，第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4；其中：所述第三NPN三极管Q3，其发射极连接GND，其基极与自身集电极相连并连接至第四NPN三极管Q4的基极，共同作为带隙核心单元(1)的第二输出端输出钳位电压VA；所述第四NPN三极管Q4，其发射极连接GND，其集电极作为带隙核心单元(1)的第一输出端输出钳位电压VB；所述第二电阻R2，其一端连接第三NPN三极管Q3的集电极，其另一端与所述第一电阻R1的一端相连；所述第一电阻R1的另一端作为带隙核心单元(1)的第三输出端输出零温度系数基准电压VREF；所述第三电阻R3，其一端连接第四NPN三极管Q4的集电极，其另一端连接至第一电阻R1和第二电阻R2的公共端。3.根据权利要求1所述的无运放的带隙基准电路，其特征在于：所述钳位单元(2)包括第一NPN三极管Q1、第二NPN三极管Q2、第五NPN三极管Q5，第一PMOS管MP1、第二PMOS管MP2和第一NMOS管MN1；其中：所述第一PMOS管MP1与第二PMOS管MP2，其栅极相连构成电流镜结构，其源极共同连接电源电压VDD；该第一PMOS管MP1的漏极与自身栅极相连并连接至所述第二NPN三极管Q2的集电极；该第二PMOS管MP2的漏极连接所述第五NPN三极管Q5的集电极，并作为钳位单元(2)的第三输入端连接启动信号Vstart；所述第一NPN三极管Q1，其集电极连接电源电压...

【专利技术属性】
技术研发人员：来新泉，王慧，王宇恒，李琴琴，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61