用于存储器系统的电压电平检测和模拟电路布置技术方案

设备可以包含检测电路，其配置为检测主机时钟线上的主机时钟信号的存在，并且在检测主机时钟信号时检测主机供电电压的电平。检测电路可以基于主机供电电压的所检测的电平将核心调节器配置为在调节模式中或在旁路模式中。此外，非易失性存储器系统的模拟电路的组件可以被划分到不同的供电电压域中，在休眠期间接收一个供电电压的那些组件是有效的而在休眠期间接收不同的供电电压的那些组件是无效的。

Voltage level detection and analog circuit layout for memory systems

The device can include a detection circuit, which is configured to detect the presence of the host clock signal on the host clock line, and to detect the power supply voltage level of the host in the detection of the host clock signal. The detection circuit can be configured according to the level detected by the power supply voltage of the host in the regulation mode or in the bypass mode. In addition, components of analog circuits of nonvolatile memory systems can be divided into different power supply voltages, and those components that receive a supply voltage during dormancy are valid and those components that receive different power supply voltages during dormancy are invalid.

【技术实现步骤摘要】
【国外来华专利技术】用于存储器系统的电压电平检测和模拟电路布置专利技术背景嵌入式非易失性存储器系统可以从主机接收第一供电电压VCC和第二供电电压VCCQ。不同主机可以供应不同电平的第二供电电源VCCQ。例如，一些主机可以供应3.3伏特或1.8伏特的第二供电电压，而其他主机可以供应1.2伏特的第二供电电压。为了与不同主机和主机可以供应的第二供电电压VCCQ的可能不同的电平兼容，嵌入式非易失性存储器系统已经配置有硬接线配置管脚和/或不同的基板设计，这是昂贵的并且难以逻辑地管理。可以期待可以检测第二供电电压VCCQ的各种电平且不需要附加的配置管脚或不同基板设计的较不昂贵的检测机构。此外，嵌入式非易失性存储器系统可以包含配置为向核心(core)递送电力和时钟信号的模拟电路，以及进行其他功能。模拟电路可以从与其通信的主机系统来接收供电电压。模拟电路的当前配置可以是稳健(robust)的(即，它们最小地暴露于供电电压的固有噪声)，以及与供电电压的当前电平兼容。然而，由于主机技术中的改变，一些主机系统可以供应在低于当前电平的电平处的供电电压。当前模拟电路配置可以不与这些较低的供电电压电平兼容。与不同电平兼容的模拟电路配置是可期待的，不同主机可以将该不同电平处的供电电压供应到模拟电路。附图说明并入本说明书并构成本说明书的一部分的附图示出了本专利技术的各个方面，并且与说明书一起用于解释其原理。只要方便，在整个附图中将使用相同的附图标记来表示相同或相似的元件。图1是示例电子系统的框图，其包含设备的主机系统和嵌入式多媒体卡(eMMC)系统。图2是图1的eMMC系统的模拟电路的电路组件的框图，其可以用于将核心供电电压和核心电压稳定信号提供给eMMC系统的核心逻辑电路。图3是将核心供电电压和核心电压稳定信号供应到eMMC系统的核心逻辑电路的示例方法的流程图。图4是图1的eMMC系统的各种示例的模拟电路的电路组件和核心逻辑电路的电路组件的示例布置的框图。图5是以高功率模式和低功率模式配置eMMC系统的模拟电路的组件的示例方法的流程图。图6是示例布置的框图，在该示例布置中模拟电路的电路组件被包含在单个供电电压域中。
技术实现思路
以下实施例描述了用于在期望的操作模式下使用主机时钟信号来配置核心调节器的存储器系统、装置以及相关方法。以下的实施例还描述了用于模拟电路布置的存储器系统、装置和相关方法，该模拟电路布置包含多个供电电压域，在该多个供电电压域中可以配置eMMC系统的模拟电路的电路组件。在第一实施例中，设备可以包含核心逻辑电路、主机时钟检测电路和核心调节器。主机时钟检测电路可以配置为检测主机时钟信号。核心调节器可以配置为接收供电电压，并且基于供电电压将核心供电电压供应到核心逻辑电路。基于主机时钟信号的检测，核心调节器可以配置为将核心供电电压供应为调节的电压或未调节的电压。在第二实施例中，方法可以包含：采用核心调节器从主机系统接收主机供电电压；采用主机时钟检测电路检测主机时钟线上的主机时钟信号的存在；并且基于检测主机时钟信号的存在，采用核心调节器将核心供电电压作为调节的电压或未调节的电压来供应给核心逻辑电路。在一些示例实施例中，响应于主机时钟信号的检测，主机时钟检测电路可以将通知发送到主机供电电压电平检测电路。响应于通知的接收，主机供电电压电平检测电路可以检测供电电压的电平，并且基于供电电压的所检测的电平将核心调节器配置为将核心供电电压供应为调节的电压或未调节的电压。在一些示例实施例中，主机供电电压电平检测电路可以产生控制信号，并且将该控制信号发送到核心调节器，该控制信号将核心调节器配置为将核心供电电压供应为调节的电压。在一些示例实施例中，在预定的时间周期期间，主机接口电路可以接收主机时钟线上的主机时钟信号，并且在预定的时间周期期满时，接收同步命令。在预定的时间周期内，主机时钟检测电路可以检测主机时钟线上的主机时钟信号。在一些示例实施例中，基于主机时钟信号的检测，加电检测电路可以将通知发送到核心逻辑电路，这可以指示供电电压是稳定的。在一些示例实施例中，当供电电压的所检测的电平对应于第一预定的电压电平，主机供电电压电平检测电路可以产生且输出核心调节器控制信号，使得核心调节器配置为将核心供电电压输出为调节的电压，并且当供电电压的所检测的电平对应于第二预定的电压电平时，主机供电电压电平检测电路可以产生并输出核心调节器控制信号，使得核心调节器配置为将核心供电电压输出为未调节的电压。在一些实施例中，在配置为将核心供电电压供应为调节的电压或未调节的电压之前，所述核心调节器的输出是浮置(floating)的或高阻抗状态。在一些实施例中，至少一个第二调节器可以配置为将至少一个第二供电电压供应到延迟锁定回路(delaylockedloop)电路、锁相回路电路、核心逻辑电路的物理层接口中的至少一个。基于主机时钟信号的检测，至少一个第二调节器可以配置为将至少一个第二供电电压作为调节的电压或未调节的电压来供应到核心逻辑电路。在第三实施例中，设备可以包含核心逻辑电路和模拟电路。模拟电路可以包含：第一电压域电路，其配置为在第一功率模式和第二功率模式二者下从主机系统接收第一主机供电电压。第一电压域电路可以包含第一调节器电路，该第一调节器电路配置为将第一调节器供电电压供应到核心逻辑电路。模拟电路还可以包含第二电压域电路，该第二电压域电路配置为在第二功率模式下而不是在第一功率模式下从主机系统接收第二主机供电电压。第二电压域电路可以包含第二调节器电路或者时钟发生电路中的至少一个，该第二调节器电路配置为将至少一个第二调节器供电电压供应到核心逻辑电路，该时钟发生电路配置为将时钟信号供应到核心逻辑电路。在一些示例实施例中，第二调节器电路可以配置为将至少一个第二调节器供电电压供应到延迟锁定回路电路、锁相回路电路、核心逻辑电路的物理层接口中的至少一个。第一电压域电路还可以包含：能隙(bandgap)发生器电路，其配置为基于第一主机供电电压来产生参考电压并且将参考电压供应到所述第一调节器电路。第一调节器电路可以配置为基于第一主机供电电压和参考电压二者的接收来产生第一调节器供电电压。第一电压域电路还可以包含电荷泵电路和预调节器电路。电荷泵电路可以配置为基于第一主机供电电压产生电荷泵电压，并且将电荷泵电压供应到预调节器电路。预调节器电路可以配置为基于电荷泵电压来产生预调节电压，并且将预调节器电压供应到能隙发生器电路。在一些示例实施例中，核心逻辑电路的处理电路可以配置为检测模拟电路从第一功率模式切换到第二功率模式，并且响应于该检测，在保持第一电压域电路使能时，禁用第二电压域电路。在一些示例实施例中，第二电压域电路可以包含模拟测试电路或过程-电压-温度传感器(program-voltage-temperaturesensor)电路中的至少一个。在一些示例实施例中，非易失性存储器系统可以是嵌入式多媒体卡。其他实施例是可能的，并且实施例中的每一个可以单独使用或者组合在一起使用。相应地，参考所附的附图将描述各种实施例。具体实施方式如上文的背景部分所提及，一些主机系统可以用3.3V或1.8V的供电电压VCCQ来供应嵌入式多媒体卡(eMMC)系统，而其他主机系统可以用在诸如1.2V的较低电压处的供电电压VCCQ来供本文档来自技高网...

【技术保护点】
一种设备，包括：核心逻辑电路；主机时钟检测电路，所述主机时钟检测电路配置为检测主机时钟信号；以及核心调节器，其配置为接收供电电压，并且基于所述供电电压将核心供电电压供应到所述核心逻辑电路，其中所述核心调节器配置为，基于所述主机时钟信号的检测，将所述核心供电电压供应为调节的电压或未调节的电压。

【技术特征摘要】
【国外来华专利技术】2015.10.09 US 14/879,6271.一种设备，包括：核心逻辑电路；主机时钟检测电路，所述主机时钟检测电路配置为检测主机时钟信号；以及核心调节器，其配置为接收供电电压，并且基于所述供电电压将核心供电电压供应到所述核心逻辑电路，其中所述核心调节器配置为，基于所述主机时钟信号的检测，将所述核心供电电压供应为调节的电压或未调节的电压。2.根据权利要求1所述的设备，还包括主机供电电压电平检测电路，其中所述主机时钟检测电路还配置为：响应于所述主机时钟信号的检测，将通知发送到所述主机供电电压电平检测电路，并且其中所述主机供电电压电平检测电路配置为：响应于所述通知的接收，检测所述供电电压的电平；并且基于所述供电电压的所检测的电平，将所述核心调节器配置为将所述核心供电电压供应为所述调节的电压或所述未调节的电压。3.根据权利要求2所述的设备，其中所述主机供电电压电平检测电路配置为产生控制信号，并且将所述控制信号发送到核心调节器，所述控制信号将所述核心调节器配置为将所述核心供电电压供应作为所述调节的电压。4.根据权利要求3所述的设备，还包括主机接口电路，所述主机接口电路配置为：在预定的时间周期期间，接收主机时钟线上的所述主机时钟信号；并且在所述预定的时间周期期满时，接收同步命令，其中所述主机时钟检测电路配置为在所述预定的时间周期内检测所述主机时钟线上的所述主机时钟信号。5.根据权利要求1所述的设备，还包括加电检测电路，以基于所述主机时钟信号的检测将通知发送到所述核心逻辑电路，所述通知指示所述供电电压的电平是稳定的。6.根据权利要求2所述的设备，其中所述主机供电电压电平检测电路还配置为：当所述供电电压的所检测的电平对应于第一预定的电压电平时，产生且输出所述核心调节器控制信号，使得所述核心调节器配置为将所述核心供电电压输出为所述调节的电压；并且当所述供电电压的所检测的电平对应于第二预定的电压电平时，产生且输出所述核心调节器控制信号，使得所述核心调节器配置为将所述核心供电电压输出为所述未调节的电压。7.根据权利要求6所述的设备，其中所述第一预定的电压电平高于所述第二预定的电压电平。8.根据权利要求6所述的设备，其中所述第一预定的电压电平和所述核心供电电压的目标电平之间的差异高于阈值差异电平，并且其中所述第二预定的电压电平和所述核心供电电压的目标电平之间的差异低于阈值差异电平。9.根据权利要求1所述的设备，其中在配置为将所述核心供电电压供应为所述调节的电压或所述未调节的电压之前，所述核心调节器的输出处于浮置或高阻抗状态。10.根据权利要求1所述的设备，还包括至少一个第二调节器，所述第二调节器配置为将至少一个第二供电电压供应到延迟锁定回路电路、锁相回路电路、或所述核心逻辑电路的物理层接口中的至少一个，其中所述至少一个第二调节器配置为基于所述主机时钟信号的检测将所述至少一个第二供电电压作为调节的电压或未调节的电压供应到所述核心逻辑电路。11.一种方法，包括：采用核心调节器从主机系统接收主机供电电压；采用主机时钟检测电路来检测主机时钟线上的主机时钟信号的存在；以及采用所述核心调节器，基于检测所述主机时钟信号的存在，将核心供电电压作为调节的电压或未调节的电压供应到核心逻辑电路。12.根据权利要求11所述的方法，还包括：采用主机供电电压检测电路从所述主机时钟检测电路接收已经检测到所述主机时钟信号的存在的通知；响应于接收所述通知，采用所述主机供应检测电路来检测所述主机供电电压的电平；以及基于检测所述主机供电电压的电平，采用所述主机供应检测电路将核心调节器配置为将所述核心供电电压供应为所述调节的电压或所述未调节的电压。13.根据权利要求12所...

【专利技术属性】
技术研发人员：SX迟，EH布伊扬，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国,US