负压输出电路制造技术

技术编号:16820698 阅读:38 留言:0更新日期:2017-12-16 14:45
本发明专利技术提供一种负压输出电路,包括依次连接的负压探测单元、比较单元和输出单元,其中,第一输入端、第二输入端、第一电源端和第二电源端连接所述输出单元,所述第一输入端、所述第二输入端以及所述第一电源端还连接所述比较单元,所述第二电源端还连接所述负压探测单元;所述负压探测单元输出比较信号到所述比较单元,当所述第二电源端的电压下降到一预设值时,所述负压探测单元将所述比较信号拉高,所述比较单元将所述第一输入端、所述第二输入端以及所述第一电源端的电压拉低。本发明专利技术中,降低输出单元中的晶体管源漏之间的压差,防止输出单元的压差过大损伤器件结构。

Negative voltage output circuit

The present invention provides a negative voltage output circuit, comprising a pressure detecting unit, a comparison unit and output unit, wherein the first input end, second input end, a first power supply terminal and the second power terminal connected to the output unit, the first input and the second input terminal and the first power supply terminal with the comparing unit, the second power terminal is also connected with the negative pressure detecting unit; the negative pressure detection unit output signal to the comparing unit, when the voltage of the second power supply terminal dropped to a preset value, the pressure detecting unit the comparison signal pulled, the comparison the unit will be the first input voltage and the second input terminal and the first terminal of the low power supply. In the invention, the pressure difference between the transistor source leakage in the output unit is reduced and the pressure difference of the output unit is too large to oversize the damage device structure.

【技术实现步骤摘要】
负压输出电路
本专利技术涉及集成电路
,特别涉及一种负压输出电路。
技术介绍
负压输出电压广泛应用于非易失性存储器(non-volatilememory)等需要提供负高压的器件中。参考图1所示,现有技术的负压输出电路包括第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1和第二NMOS晶体管N2,第一电源端VDD连接第一PMOS晶体管P1和第二PMOS晶体管P2,第二电源端VNN连接第一NMOS晶体管N1和第二NMOS晶体管N2,第一电源端VDD为正电压,第二电源端VNN为负电压,第一输入端iIN接第一PMOS晶体管P1的栅极,第二输入端iINb接第二PMOS晶体管P2的栅极,第一输入端iIN通过一反相电路连接第二输入端iINb,当第一输入端iIN为高电位时,第二输入端iINb为低电位,第一PMOS晶体管P1和第二NMOS晶体管N2关闭,第一输出端OUTb输出第二电源端VNN的负电压,第二PMOS晶体管P2和第一NMOS晶体管N1打开,第二输出端OUT输出第一电源端VDD的电压。因此,电路中的第一PMOS晶体管P1和第二NMOS晶体管N2源漏之间的压差为VDD本文档来自技高网...
负压输出电路

【技术保护点】
一种负压输出电路,其特征在于,包括依次连接的负压探测单元、比较单元和输出单元,其中,第一输入端、第二输入端、第一电源端和第二电源端连接所述输出单元,所述第一输入端、所述第二输入端以及所述第一电源端还连接所述比较单元,所述第二电源端还连接所述负压探测单元;所述负压探测单元输出比较信号到所述比较单元,当所述第二电源端的电压下降到一预设值时,所述负压探测单元将所述比较信号拉高,所述比较单元将所述第一输入端、所述第二输入端以及所述第一电源端的电压拉低。

【技术特征摘要】
1.一种负压输出电路,其特征在于,包括依次连接的负压探测单元、比较单元和输出单元,其中,第一输入端、第二输入端、第一电源端和第二电源端连接所述输出单元,所述第一输入端、所述第二输入端以及所述第一电源端还连接所述比较单元,所述第二电源端还连接所述负压探测单元;所述负压探测单元输出比较信号到所述比较单元,当所述第二电源端的电压下降到一预设值时,所述负压探测单元将所述比较信号拉高,所述比较单元将所述第一输入端、所述第二输入端以及所述第一电源端的电压拉低。2.如权利要求1所述的负压输出电路,其特征在于,所述输出单元包括:第一PMOS晶体管,连接于所述第一电源端和所述第一输出端之间,栅极连接所述第一输入端;第二PMOS晶体管,连接于所述第一电源端和所述第二输出端之间,栅极连接所述第二输入端;第一NMOS晶体管,连接于所述第一输出端与所述第二电源端之间,栅极连接所述第二输出端;第二NMOS晶体管,连接于所述第二输出端与所述第二电源端之间,栅极连接所述第一输出端。3.如权利要求1所述的负压输出电路,其特征在于,所述比较单元包括:第一或非电路,输入端连接第三输入端和所述比较信号,输出端连接所述第二输入端;第二或非电路,输入端连接所述第二输入端和所述比较信号,输出端连接所述第一输入端;反相电路,输入端连接所述比较信号,输出端连接所述第一电源端。4.如权利要求1所述的负压输出电路,其特征在于,所述负压探测单元包括依次连接的第一控制单元、探测单元、第二控制单元以及信号输出单元;所述第一控制单元用于控制所述探测单元中电路的开关,所述探测单元用于探测所述第二电源端的电压,并根据所述第二电源端与所述预设值之间的关系输出不同的电位信号到所述第二控制单元,所述第二控制单元接收所述探测单元输出的信号,控制所述信号输出单元输出不同的所述比较信号。5.如权利要求4所述的负压输出电路,其特征在于,所述探测单元包括:第三PMOS晶体管,连接于所述第一电源端与第一节点之间,栅极连接第一控制信号;第三NMOS晶体管,连接于所述第一节点与第二节点之间,栅极...

【专利技术属性】
技术研发人员:罗光燕倪昊周耀
申请(专利权)人:中芯国际集成电路制造天津有限公司中芯国际集成电路制造上海有限公司
类型:发明
国别省市:天津,12

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1