一种外部双电压输入选择开关电路及电子装置制造方法及图纸

本发明专利技术提供一种外部双电压输入选择开关电路及电子装置，所述选择开关电路包括参考电压控制单元、电压抬升单元以及一第一NMOS晶体管，其中：参考电压控制单元配置为基于一参考电压输出控制电压信号给电压抬升单元；电压抬升单元连接至第一NMOS晶体管的栅极，配置为基于所述控制电压信号输出一栅极电压给所述栅极；第一NMOS晶体管的漏极连接至所述选择开关电路的输出端，第一NMOS晶体管的源极连接至负电荷泵偏置电压。根据本发明专利技术，借助于参考电压控制单元和电压抬升单元的共同作用，可以控制第一NMOS晶体管的栅极电压与衬底电压之间的电压差小于4V，提升第一NMOS晶体管的可靠性，使所述选择开关电路输出的电压满足NVM存储单元编写和擦除操作的要求。

An external dual voltage input selective switch circuit and electronic device

The invention provides an external dual voltage input select switch circuit and electronic device, the switch circuit comprises a reference voltage control unit, voltage lifting unit and a first NMOS transistor, wherein the reference voltage control unit configured to a reference voltage output voltage signal to the voltage control unit based on lifting; lifting unit connected to the first gate voltage NMOS transistor, configuration for the control signal output voltage of a gate voltage to the gate electrode based on NMOS; the first transistor has a drain connected to the output terminal of the switching circuit, a source of the first NMOS transistor is connected to the negative bias voltage charge pump. According to the invention, the role of common reference voltage control unit and voltage lifting unit, can control the voltage between the first NMOS transistor gate voltage and the voltage of the substrate is less than 4V, to enhance the reliability of the first NMOS transistor, the output voltage selection switch circuit to meet the NVM storage unit to write and erase operation requirements.

【技术实现步骤摘要】
一种外部双电压输入选择开关电路及电子装置
本专利技术涉及半导体制造工艺，具体而言涉及一种外部双电压输入选择开关电路及电子装置。
技术介绍
非易失性存储器(NVM)电路中的存储单元进行编写和擦除操作时需要较高的负电荷泵偏置电压(pumpbias)，例如正偏压或负偏压。如果非易失性存储器芯片可以支持较高的击穿电压和较强的栅氧化物击穿特性(GOI)，上述编写和擦除操作过程不存在任何问题。然而，现有的物联网(InternetofThings)工艺将具有低功耗的中压器件(例如3.3V器件)应用于NVM存储单元的编写和擦除操作，这就限制了NVM存储单元在较高偏压条件下运行时的击穿电压和栅氧化物击穿特性的提升。
技术实现思路
针对现有技术的不足，本专利技术提供一种外部双电压输入选择开关电路，包括参考电压控制单元、电压抬升单元以及一第一NMOS晶体管，其中：所述参考电压控制单元配置为基于一参考电压输出控制电压信号给所述电压抬升单元；所述电压抬升单元连接至所述第一NMOS晶体管的栅极，配置为基于所述控制电压信号输出一栅极电压给所述栅极；所述第一NMOS晶体管的源极连接至所述选择开关电路的输出端，所述第一NMOS晶体管的漏极连接至负电荷泵偏置电压。示例性地，所述电压抬升单元包括一二极管串和一第二NMOS晶体管，所述二极管串的第一端连接所述第二NMOS晶体管的源极。示例性地，所述控制电压信号连接所述第二NMOS晶体管的栅极，所述第二NMOS晶体管的漏极连接至所述负电荷泵偏置电压。示例性地，所述电压抬升单元的第一输入端连接至用于控制所述二极管串开关的控制信号，所述第二NMOS晶体管的源极连接至所述电压抬升单元的输出端，所述输出端连接至所述第一NMOS晶体管的栅极。示例性地，所述二极管串由多个PMOS晶体管串联而成，在所述二极管串中，所述PMOS晶体管的源极与其邻接的PMOS晶体管的漏极相接，每个所述PMOS晶体管的源极与栅极相接。示例性地，所述电压抬升单元还包括用于控制所述二极管串开关的第三PMOS晶体管，用于控制所述二极管串开关的控制信号连接至所述第三PMOS晶体管的栅极，所述第三PMOS晶体管的漏极连接至高电源电压Vdd，所述第三PMOS晶体管的源极连接至所述二极管串的第二端。示例性地，所述参考电压控制单元的第一输入端连接至低电源电压VSS，所述参考电压控制单元的第二输入端连接至参考电压VREF，所述参考电压控制单元的输出端连接至所述第二NMOS晶体管的栅极。示例性地，所述参考电压控制单元的第一输入端连接至第三NMOS晶体管的漏极，所述参考电压控制单元的第二输入端连接至所述第三NMOS晶体管的栅极，所述第三NMOS晶体管的源极连接至第一PMOS晶体管的源极，所述第一PMOS晶体管的源极和栅极连接在一起并连接至第二PMOS晶体管的栅极，所述第一PMOS晶体管的漏极和所述第二PMOS晶体管的漏极连接在一起并连接至高电源电压Vdd，所述第二PMOS晶体管的源极连接至另一二极管串的第一端，所述另一二极管串的第二端连接至所述参考电压控制单元的输出端。示例性地，所述第一NMOS晶体管的栅极电压为所述负电荷泵偏置电压与所述二极管串中PMOS晶体管的数目和每个所述PMOS晶体管的阈值电压的乘积之间的加和。在一个实施例中，本专利技术还提供一种电子装置，所述电子装置包括所述外部双电压输入选择开关电路。根据本专利技术，当所述第一NMOS晶体管为中压器件(例如3.3V器件)时，借助于所述参考电压控制单元和电压抬升单元的共同作用，可以控制所述第一NMOS晶体管的栅极电压与衬底电压之间的电压差小于4V，提升所述第一NMOS晶体管的可靠性，使从所述第一NMOS晶体管的漏极输出的电压VOUT满足NVM存储单元的编写和擦除操作的要求。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为现有的外部双电压输入选择开关电路的示意图；图2为根据本专利技术示例性实施例一的外部双电压输入选择开关电路的示意图；图3为对图2示出的外部双电压输入选择开关电路进行模拟运行获得的模拟结果示意图；图4为根据本专利技术示例性实施例二的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽晶体管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。现有的物联网工艺将具有低功耗的中压器件(例如3.3V器件)应用于NVM存储单元的编写和擦除操作，这就限制了NVM存储单元在较高偏压条件下运行时的击穿电压和栅氧化物击穿特性的提升。如图1所示，其示出了现有的外部双电压输入选择开关电路的示意图，通过该外部双电压输入选择开关电路可以输出NVM存储单元的编写和擦除操作所需要的负电荷泵偏置电压。负电压传输电路100具有第一输入端、第二输入本文档来自技高网...

【技术保护点】
一种外部双电压输入选择开关电路，其特征在于，包括参考电压控制单元、电压抬升单元以及一第一NMOS晶体管，其中：所述参考电压控制单元配置为基于一参考电压输出控制电压信号给所述电压抬升单元；所述电压抬升单元连接至所述第一NMOS晶体管的栅极，配置为基于所述控制电压信号输出一栅极电压给所述栅极；所述第一NMOS晶体管的源极连接至所述选择开关电路的输出端，所述第一NMOS晶体管的漏极连接至负电荷泵偏置电压。

【技术特征摘要】
1.一种外部双电压输入选择开关电路，其特征在于，包括参考电压控制单元、电压抬升单元以及一第一NMOS晶体管，其中：所述参考电压控制单元配置为基于一参考电压输出控制电压信号给所述电压抬升单元；所述电压抬升单元连接至所述第一NMOS晶体管的栅极，配置为基于所述控制电压信号输出一栅极电压给所述栅极；所述第一NMOS晶体管的源极连接至所述选择开关电路的输出端，所述第一NMOS晶体管的漏极连接至负电荷泵偏置电压。2.根据权利要求1所述的选择开关电路，其特征在于，所述电压抬升单元包括一二极管串和一第二NMOS晶体管，所述二极管串的第一端连接所述第二NMOS晶体管的源极。3.根据权利要求2所述的选择开关电路，其特征在于，所述控制电压信号连接所述第二NMOS晶体管的栅极，所述第二NMOS晶体管的漏极连接至所述负电荷泵偏置电压。4.根据权利要求2所述的选择开关电路，其特征在于，所述电压抬升单元的第一输入端连接至用于控制所述二极管串开关的控制信号，所述第二NMOS晶体管的源极连接至所述电压抬升单元的输出端，所述输出端连接至所述第一NMOS晶体管的栅极。5.根据权利要求2所述的选择开关电路，其特征在于，所述二极管串由多个PMOS晶体管串联而成，在所述二极管串中，所述PMOS晶体管的源极与其邻接的PMOS晶体管的漏极相接，每个所述PMOS晶体管的源极与栅极相接。6.根据权利要求2所述的选择开关电路，其特征在于，所述电压抬升单元还包括用于控制所述二极管串开关...

【专利技术属性】
技术研发人员：權彞振，倪昊，许家铭，刘晓艳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31