半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，本发明专利技术的电压生成电路(100)，包含控制逻辑(110)、电压生成部(120)及连接部(130)。电压生成部(120)包含：多个寄存器(A‑1、B‑1、C‑1、D‑1)，保持从控制逻辑(110)提供的数据；电压生成块(A‑2、B‑2、C‑2)，基于由寄存器(A‑1、B‑1、C‑1)所保持的电压控制数据来生成电压；以及电压开关(32)，基于由寄存器(D‑1)所保持的选择控制数据来选择电压，连接部(130)包含：串行传输电压控制数据或选择控制数据的信号线；串行传输时钟信号(CLK)的信号线；以及对由寄存器所保持的数据的输出进行控制的信号线。

【技术实现步骤摘要】
半导体装置
本专利技术涉及一种半导体装置，尤其涉及一种具备下述电路的半导体装置，该电路基于内部控制信号来生成动作所需的电压等的输出。
技术介绍
在与非(NAND)型闪速存储器(flashmemory)或者或非(NOR)型闪速存储器等中，在数据的读出、编程(program)、擦除动作时需要各种电平(level)的电压。通常，闪速存储器中，通过电荷泵(chargepump)来对从外部供给的电压进行升压，利用经升压的电压来生成编程电压或擦除电压。例如，专利文献1公开了一种降低了因寄生电容造成的电荷损失的串联连接方式的电荷泵电路。[现有技术文献][专利文献][专利文献1]日本专利特开2010-130781号公报[专利技术所要解决的问题]在NAND型或NOR型的闪速存储器中，为了对可靠性高的动作进行补偿，在各动作中需要严格且复杂的电压条件。因此，近年来的闪速存储器虽为智能型(intelligent)，但具有非常大的电压控制逻辑(logic)，在周边电路中布设有大量的电压控制信号线。图1是表示以往的电压生成电路的一结构例的框图。电压生成电路10包含控制逻辑20、局部块(localblock)30本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包括：第1电路，分别串行输出时钟信号及数据；第2电路，根据从所述第1电路输出的所述时钟信号来串行输入所述数据，且包括保持部及生成部，所述保持部保持所输入的数据，所述生成部基于从所述保持部并行输出的数据来生成输出；以及连接部件，将所述第1电路与所述第2电路予以电连接，所述连接部件包含第1信号线及第2信号线，所述第1信号线传输从所述第1电路输出的所述时钟信号，所述第2信号线传输从所述第1电路输出的所述数据。

【技术特征摘要】
2016.06.15 JP 2016-1188621.一种半导体装置，其特征在于，包括：第1电路，分别串行输出时钟信号及数据；第2电路，根据从所述第1电路输出的所述时钟信号来串行输入所述数据，且包括保持部及生成部，所述保持部保持所输入的数据，所述生成部基于从所述保持部并行输出的数据来生成输出；以及连接部件，将所述第1电路与所述第2电路予以电连接，所述连接部件包含第1信号线及第2信号线，所述第1信号线传输从所述第1电路输出的所述时钟信号，所述第2信号线传输从所述第1电路输出的所述数据。2.根据权利要求1所述的半导体装置，其特征在于，从所述第1电路输出的所述数据包含n位的阶度数据，所述生成部生成与所述阶度数据相应的电平输出。3.根据权利要求1或2所述的半导体装置，其特征在于，所述第1电路进而输出控制数据，所述控制数据对由所述保持部所保持的数据的并行输出进行控制，所述连接部件包含传输所述控制数据的第3信号线，所述保持部响应所述控制数据而将所保持的数据并行输出至所述生成部。4.根据权利要求1或2所述的半导体装置，其特征在于，所述第1电路在所述生成部生成输出的期间，将下个数据串行输出至所述保持部。5.根据权利要求4所述的半导体装置，其特征在于，所述第1电路在所述半导体装置执行一连串的动作时，输出与所述一连串的动作分别对应的数据。6.根据权利要求1或2所述的半导体装置，其特征在于，所述第1电路在所述半导体装置的动作结束时，串行输出初始值的数据，所述第2电路保持串行输入的所述初始值的数据。7.根据权利要求1或2所述的半导体装置，其特征在于，所述第1电路进而输出时钟使能信号，所述连接部件包含传输所述时钟使能信号的第4信号线，所述保持部响应所述时钟使能信号来串行输入从所述第1电路串行输出的所述数据。8.根据权利要求1或2所述的半导体装置，其特征在于，所述第1电路进而输出地址信号，所述地址信号用于选择多个保持部中的任一个，所述多个保持部各自根据所述地址信号能够进行选择，根据所述地址信号所...

【专利技术属性】
技术研发人员：村上洋树，妹尾真言，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71