电压调节器电路制造技术

本实用新型专利技术涉及电压调节器电路。通过将低压差调节器电路保持在闭环状态下来获得瞬态响应的幅度的明显减小。这通过在由于输入电压下降而导致发生开环状态时操纵参考电压电平来实现。在这种情况下，使用输入电压电平来跟踪参考电压电平，以保持对输出电压的调节。因此，调节器的功率传输元件没有被迫进入线性区域(在MOSFET的情况下)或者深度饱和(在双极型晶体管的情况下)。

【技术实现步骤摘要】
电压调节器电路
本技术涉及电压调节器电路。
技术介绍
电压调节器、诸如低压差(LDO)电压调节器是电子系统中广泛使用的器件。这样的电路通常用在电压供应链中以向被供应的系统提供精确并且时间稳定的电源电压。对于调节器电路的电气特性存在严格要求。电压调节器的主要任务是保持将输出电压(VOUT)调节在标称电压电平。这必须在稳态和瞬态状态下都被确保。如果电压VOUT失去调节，则可能导致被供应系统的故障或者甚至破坏。如果LDO调节器的输入电压VIN在很宽的范围上以很高的转换速率变化，则输出电压VOUT可以示出不同的瞬态响应结果——例如，过冲、欠冲。这样的瞬态响应结果的幅度取决于调节器动态特性。这一行为通常称为线性瞬态响应。其有益于改善操作特性，因为其将增加保持输出电压VOUT恒定的整个调节器能力。LDO电压调节器通常被构建作为反馈调节系统。电路感测输出电压VOUT与参考电压(VREF)之间的误差，并且在误差的充分增加之后，电路使用放大信号来驱动功率传输(晶体管)元件。从原理上讲，VOUT与VREF之间通常存在一些误差，但是由于高的增益，对输出电压VOUT的影响可忽略。通常，输出电压VOUT电平的精度更多地受到误差放大器的偏移以及电压参考的精度的影响。在稳态下，当电源电压(VIN)电平和负载电流(ILOAD)固定时，调节器能够提供稳定的输出电压VOUT电平。这种情况在VIN和/或ILOAD变化时、尤其是在变化非常快(例如由于瞬态状态)时非常麻烦。LDO调节器作为真实的电子电路具有由被存储在系统内部的电荷以及电荷载流子的迁移率给出的特征响应时间。出于这一原因，系统不能够在极其短的时间内做出响应。这被表示为LDO的线性/负载瞬态响应，其在VOUT波形上可以作为在标称VOUT电平周围的欠冲/过冲而被看出。瞬态响应的幅度取决于VIN的幅度、ILOAD激励和转换速率。小且慢的变化可以生成相对较小的VOUT瞬态；具有高幅度的快速变化可以生成相对较大的VOUT瞬态(其可能超过安全极限)。已知LDO调节器根据VIN电平在两种状态下操作。如果VIN电平足够超过标称VOUT电压，则LDO调节器操作以将VOUT调节在恒定电平。然而，如果VIN电平下降到接近或者甚至低于标称VOUT电压，则LDO调节器不能够提供恒定的VOUT电平并且输出电压下降。第一种状态在本领域中称为“闭环”，第二种状态称为“开环”。在开环状态下，LDO调节器本身没有作为电压调节器操作，但是如同具有引起某个最小压差电压VDROP＝VIN-VOUT＝ILOAD*RDSON(其中RDSON是驱动晶体管的导通电阻)的某个特征电阻的开关一样操作。闭环状态与开环状态之间的过渡用LDO电路系统内部的操作点的明显变化来表示。如果模式之间的变化是由于例如极端的并且非常快速的VIN变化，则电路将在短的时间周期上适应这一变化，并且这一影响的结果是输出电压的极端的瞬态响应过冲和/或欠冲。压差状态本身对于LDO调节器并不是问题，但是从压差(开环)到闭环状态的过渡是问题。过渡通常由VIN电平的上升过渡来迫使。调节器必须以快速的方式反应以恢复VOUT调节。由于电路内部存储有大量电荷，所以不能够在无限短的时间内恢复调节。其结果可以是调节器输出的严重过冲。现有技术中需要明显地改善这一响应。现在参考图1，图1示出了低压差(LDO)类型的传统电压调节器电路10。电路10具有已知配置，包括带隙电压参考V1生成器、LDOOPAMPI1、功率传输(P沟道MOSFET晶体管)元件M1、反馈网络(RX和R2)以及输出存储电容器COUT。电路10操作以提供恒定的VOUT电平，而独立于通常可以在宽的范围上改变的输入电压VIN电平。电路表示由误差电压VERR＝VFB-VREF(其中VFB是由电阻分压器RX和R2提供的反馈电压)驱动的反馈系统。误差电压VERR通过OPAMPM1被放大，并且所得到的驱动电压(VGATE)被施加给功率MOSFETM1的栅极。如果误差电压VERR很低，则输出电压VOUT接近标称电平并且反馈回路被闭合。这一状态在VIN相对于标称VOUT电平和ILOAD足够高时实现。在这一状态下，电路节点的操作点被设置为正常电平，并且其仅根据外部状态(例如ILOAD、VIN和温度)稍微变化。然而，如果输入电压VIN下降太多使得LDO调节器不能够保持输出电压VOUT恒定，则反馈回路进入开环(压差)状态。由于在这种情况下误差电压VERR上升太快，所以OPAMPI1生成电压VGATE以尝试通过过度驱使功率MOSFET的VGS(栅极到源极电压)来尽可能多地接通功率MOSFET。VDROP电平根据以下等式取决于功率MOSFET的RDSON和负载电流：VDROP＝RDSON*ILOAD(1)另外，在压差状态下，OPAMP内部结构的不同节点被推送进入饱和状态。如果在这种状态下随后发生快速上升的VIN过渡，以迫使该结构从开环变为闭环状态，则电路结构在对功率MOSFETVGS放电以及恢复OPAMP的正常调节状态方面可能具有困难。这通常通过输出电压VOUT上的过冲来完成。
技术实现思路
电压调节器可以在两种不同的操作模式下工作：闭环和开环。通常，调节器被设计成在闭环状态下操作，以保持对输出电压的调节。然而，在很多应用中，这一状态并没有一直被维持，并且调节器可以在电源电压下降到接近或者低于LDO输出调节电压时从闭环变为开环状态。在这种状态下，功率MOSFET被完全接通并且调节器丢失所有的抑制性能。这通过调节器电路内部的显著的操作点变化来表示。由于电路内部存在存储大量电荷的部件(即功率MOSFET在最大许可VGS下完全接通)，所以不能够在很短时间内做出这一变化。因此，标准的电压调节器在从闭环到开环的过渡期间生成明显的过冲/欠冲(尖峰电压)，反之亦然。本文中公开的实施例通过将调节器一直保持在闭环状态下来显著地改善这样的尖峰电压。这通过在电源电压下降时改变调节器的参考电压以引起输出电压压差到标称电平以下来完成。在这种状态下，参考电平跟踪下降的电源电平。因此，电源电压与输出电压之间的最小差异(压差电压)不是由功率传输元件特性而是由电源电平与参考电平之间的内部预定义的差异来给出。这一差异可以使得依赖于负载电流以实现类似于标准电压调节器的特性。现有技术的缺陷通过减小LDO调节器的线性瞬态响应来解决。这通过在器件处于压差状态时操纵参考电压VREF电平来实现。操纵被进行以便保持调节回路在闭环状态内。如果闭环状态被维持，则减小了电势的变化并且不需要在输入电压VIN过渡期间在电路内部移动大量电荷。为了改善线性调节瞬态响应，也为了维持LDO调节器的标准压差特性，VREF操纵由VIN和ILOAD二者来驱动。特别地，在压差状态下，VREF电平通过VIN电平来跟踪，而VIN与VOUT之间的电压差(VDROP)独立于ILOAD。在标准闭环状态下，VREF电平保持恒定，而独立于任何外部变量。如果输入电压VIN下降，迫使调节器进入压差状态，则VREF电平被迫下降以维持调节。因此，在必要时通过VIN电平来跟踪VREF。VIN与VREF电平之间的电压差定义VDROP，因为如果调节被维持，则VREF等于VOUT。为了实现类似于其中功率MOSFET如电阻器一样本文档来自技高网...

【技术保护点】
一种电压调节器电路，其特征在于，所述电压调节器电路包括：输入节点，被配置成接收输入电压；功率晶体管，具有耦合在所述输入节点与输出节点之间的传导路径；放大器，具有驱动所述功率晶体管的控制端子的输出以及耦合至所述输出节点以形成调节器反馈回路的第一输入，所述放大器还具有第二输入；以及电压生成器，由所述输入电压来供电并且被配置成生成向所述放大器的所述第二输入施加的可变参考电压，所述可变参考电压随着所述输入电压的变化相应地改变。

【技术特征摘要】
2016.02.03 US 15/014,3201.一种电压调节器电路，其特征在于，所述电压调节器电路包括：输入节点，被配置成接收输入电压；功率晶体管，具有耦合在所述输入节点与输出节点之间的传导路径；放大器，具有驱动所述功率晶体管的控制端子的输出以及耦合至所述输出节点以形成调节器反馈回路的第一输入，所述放大器还具有第二输入；以及电压生成器，由所述输入电压来供电并且被配置成生成向所述放大器的所述第二输入施加的可变参考电压，所述可变参考电压随着所述输入电压的变化相应地改变。2.根据权利要求1所述的电压调节器电路，其特征在于，所述电压调节器电路还包括：电流感测电路，被配置成感测在所述功率晶体管的所述传导路径中流动的电流并且在中间节点处生成感测电流；第一电阻器，耦合在所述输入节点与所述中间节点之间；以及第一晶体管，具有耦合在所述中间节点与所述放大器的所述第二输入之间的传导路径。3.根据权利要求2所述的电压调节器电路，其特征在于，所述电压调节器电路还包括耦合在所述第一晶体管与所述放大器的所述第二输入之间的低通滤波器。4.根据权利要求2所述的电压调节器电路，其特征在于，所述电压调节器电路还包括耦合在所述第一晶体管与参考电压节点之间的齐纳二极管。5.根据权利要求4所述的电压调节器电路，其特征在于，所述参考电压节点是接地节点。6.根据权利要求4所述的电压调节器电路，其特征在于，所述电压调节器电路还包括：第二晶体管，耦合至所述第一晶体管以形成电流镜像电路；以及电流源，被配置成向所述第二晶体管供应偏置电流。7.根据权利要求2所述的电压调节器电路，其特征在于，所述电压调节器电路还包括具有所述第一晶体管的带隙参考电压生成器。8.根据权利要求7所述的电压调节器电路，其特征在于，所述带隙参考电压生成器包括：一对MOSFET晶体管，耦合至所述输入节点并且以电流镜像关系配置；以及一对双极型晶体管，分别与所述一对MOSFET晶体管串联耦合，其中在所述一对MOSFET晶体管中的一个MOSFET晶体管与所述一对双极型晶体管中的一个双极型晶体管之间的串联连接节点耦合至所述第一晶体管的控制端子。9.根据权利要求8所述的电压调节器电路，其特征在于，所述带隙参考电压生成器还包括耦合在所述第一晶体管与参考电压节点之间的电阻分压器电路，所述电阻分压器电路的输出耦合至所述一对双极型晶体管的控制端子。10.根据权利要求9所述的电压调节器电路，其特征在于，所述参考电压节点是接地节点。11.根据权利要求2所述的电压调节器电...

【专利技术属性】
技术研发人员：S·皮特伊，C·里贝利诺，
申请(专利权)人：意法设计与应用股份有限公司，意法半导体股份有限公司，
类型：新型
国别省市：捷克,CZ