集成电路半定制后端设计自动单元放置和优化方法技术

本发明专利技术公开了一种集成电路半定制后端设计自动单元放置和优化方法。步骤S1：后端设计工具定义设计环境模式的设计参数。步骤S2：后端设计工具根据单元放置需求导入设计约束信息。步骤S3：后端设计工具的设计约束信息模块将上述设计约束信息转换为预置格式的设计约束信息，后端设计工具的设计约束使能模块同时将上述预置格式的设计约束信息导入后端设计工具的快速单元放置模块。本发明专利技术公开的集成电路半定制后端设计自动单元放置和优化方法，有助于提高单元自动放置的设计质量，有效地避免无效工作和减少设计迭代次数，缩短整个芯片设计周期。

【技术实现步骤摘要】
集成电路半定制后端设计自动单元放置和优化方法
本专利技术属于集成电路设计行业设计自动化EDA
，具体涉及一种集成电路半定制后端设计自动单元放置和优化方法。
技术介绍
在集成电路设计行业的设计自动化EDA
，自动单元放置和优化在全流程芯片设计过程中具有重要作用，其实现结果直接关系到集成芯片的最终性能表现。目前，业内还没有统一且高效的自动单元放置和优化方法，而常规的设计方法存在缺陷，主要是设计质量不好，迭代时间过长等技术问题，这也是现阶段半定制后端设计中需要迫切解决的技术难题。
技术实现思路
本专利技术针对现有技术的状况，针对上述状况，提供一种集成电路半定制后端设计自动单元放置和优化方法。本专利技术采用以下技术方案，所述集成电路半定制后端设计自动单元放置和优化方法包括以下步骤：步骤S1：后端设计工具定义设计环境模式的设计参数；步骤S2：后端设计工具根据单元放置需求导入设计约束信息；步骤S3：后端设计工具的设计约束信息模块将上述设计约束信息转换为预置格式的设计约束信息，后端设计工具的设计约束使能模块同时将上述预置格式的设计约束信息导入后端设计工具的快速单元放置模块；步骤S4：根据上述设计环境模式的设计参数设置并且生效后端设计工具的设计环境模式；步骤S5：后端设计工具的快速单元放置模块根据预置格式的设计约束信息自动进行单元放置，并且输出第一设计数据；步骤S6：后端设计工具的快速单元放置模块整理并且输出阶段性设计数据。根据上述技术方案，在步骤S2中，上述设计约束信息包括时序约束信息、物理约束信息和优化约束信息。根据上述技术方案，在步骤S3中，后端设计工具的设计约束信息模块顺次将时序约束信息、物理约束信息和优化约束信息转换成对应的预置格式的设计约束信息。根据上述技术方案，在步骤S5中，还包括步骤S51：步骤S51：后端设计工具的快速单元放置模块根据步骤S1中的设计环境模式的设计参数对于第一设计数据进行扫描链优化，并且输出第二设计数据。根据上述技术方案，在步骤S5中，还包括步骤S52：步骤S52：后端设计工具的快速单元放置模块根据步骤S1汇总的设计环境模式的设计参数对于第二设计数据进行扇入/扇出优化，并且输出第三设计数据。根据上述技术方案，在步骤S5中，还包括步骤S53：步骤S53：后端设计工具的快速单元放置模块对于第三设计数据进行快速单元放置优化，并且输出第四设计数据。根据上述技术方案，在步骤S5中，还包括步骤S54：步骤S54：后端设计工具的快速单元放置模块对于第四设计数据进行全局优化。根据上述技术方案，在步骤S6中，上述阶段性设计数据包括设计报告文件、网表文件、物理信息文件和日志文件。本专利技术公开的集成电路半定制后端设计自动单元放置和优化方法，其有益效果在于，有助于提高单元自动放置的设计质量，有效地避免无效工作和减少设计迭代次数，缩短整个芯片设计周期。附图说明图1是本专利技术优选实施例的流程图。图2是本专利技术优选实施例的设计约束设置部分的流程图。图3是本专利技术优选实施例的单元自动放置和优化部分的流程图。图4是本专利技术优选实施例的数据输出部分的流程图。具体实施方式本专利技术公开了一种集成电路半定制后端设计自动单元放置和优化方法，下面结合优选实施例，对本专利技术的具体实施方式作进一步描述。参见附图的图1，图1示出了所述集成电路半定制后端设计自动单元放置和优化方法的具体流程。优选地，所述集成电路半定制后端设计自动单元放置和优化方法包括以下步骤：步骤S1：后端设计工具定义设计环境模式的设计参数；步骤S2：后端设计工具根据单元放置需求导入设计约束信息；步骤S3：后端设计工具的设计约束信息模块将上述设计约束信息转换为预置格式的设计约束信息，后端设计工具的设计约束使能模块同时将上述预置格式的设计约束信息导入后端设计工具的快速单元放置模块；步骤S4：根据上述设计环境模式的设计参数设置并且生效后端设计工具的设计环境模式；步骤S5：后端设计工具的快速单元放置模块根据预置格式的设计约束信息自动进行单元放置，并且输出第一设计数据；步骤S6：后端设计工具的快速单元放置模块整理并且输出阶段性设计数据。参见附图的图2，在步骤S2中，上述设计约束信息包括时序约束信息、物理约束信息和优化约束信息。其中，时序约束信息包含芯片性能的相关信息，物理约束信息包含芯片物理空间大小信息，优化约束信息包括进行芯片物理实现时可用的元件库信息。其中，在步骤S3中，后端设计工具的设计约束信息模块顺次将时序约束信息、物理约束信息和优化约束信息转换成对应的预置格式的设计约束信息，最后通过设计约束使能模块将各约束信息导入到快速单元放置模块中。参见附图的图3，在步骤S5中，还包括步骤S51：步骤S51：后端设计工具的快速单元放置模块根据步骤S1中的设计环境模式的设计参数对于第一设计数据进行扫描链优化，并且输出第二设计数据。其中，在步骤S5中，还包括步骤S52：步骤S52：后端设计工具的快速单元放置模块根据步骤S1汇总的设计环境模式的设计参数对于第二设计数据进行扇入/扇出优化，并且输出第三设计数据。其中，在步骤S5中，还包括步骤S53：步骤S53：后端设计工具的快速单元放置模块对于第三设计数据进行快速单元放置优化，并且输出第四设计数据。在优化过程中针对性地对于芯片局部的影响进行迭代优化收敛。其中，在步骤S5中，还包括步骤S54：步骤S54：后端设计工具的快速单元放置模块对于第四设计数据进行全局优化，以便输出本阶段的阶段性设计数据。其中，在步骤S6中，上述阶段性设计数据包括设计报告文件、网表文件、物理信息文件和日志文件，以便为接下来的基于本设计结果的后期设计环节提供初始数据。对于本领域的技术人员而言，依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分技术特征进行等同替换，凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种集成电路半定制后端设计自动单元放置和优化方法，其特征在于，包括以下步骤：步骤S1：后端设计工具定义设计环境模式的设计参数；步骤S2：后端设计工具根据单元放置需求导入设计约束信息；步骤S3：后端设计工具的设计约束信息模块将上述设计约束信息转换为预置格式的设计约束信息，后端设计工具的设计约束使能模块同时将上述预置格式的设计约束信息导入后端设计工具的快速单元放置模块；步骤S4：根据上述设计环境模式的设计参数设置并且生效后端设计工具的设计环境模式；步骤S5：后端设计工具的快速单元放置模块根据预置格式的设计约束信息自动进行单元放置，并且输出第一设计数据；步骤S6：后端设计工具的快速单元放置模块整理并且输出阶段性设计数据。

【技术特征摘要】
1.一种集成电路半定制后端设计自动单元放置和优化方法，其特征在于，包括以下步骤：步骤S1：后端设计工具定义设计环境模式的设计参数；步骤S2：后端设计工具根据单元放置需求导入设计约束信息；步骤S3：后端设计工具的设计约束信息模块将上述设计约束信息转换为预置格式的设计约束信息，后端设计工具的设计约束使能模块同时将上述预置格式的设计约束信息导入后端设计工具的快速单元放置模块；步骤S4：根据上述设计环境模式的设计参数设置并且生效后端设计工具的设计环境模式；步骤S5：后端设计工具的快速单元放置模块根据预置格式的设计约束信息自动进行单元放置，并且输出第一设计数据；步骤S6：后端设计工具的快速单元放置模块整理并且输出阶段性设计数据。2.根据权利要求1所述的集成电路半定制后端设计自动单元放置和优化方法，其特征在于，在步骤S2中，上述设计约束信息包括时序约束信息、物理约束信息和优化约束信息。3.根据权利要求2所述的集成电路半定制后端设计自动单元放置和优化方法，其特征在于，在步骤S3中，后端设计工具的设计约束信息模块顺次将时序约束信息、物理约束信息和优化约束信息转换成对应的预置格式的设计约束信息。4.根据权利要求1所述的集成电路半定制...

【专利技术属性】
技术研发人员：徐靖，
申请(专利权)人：嘉兴倚韦电子科技有限公司，
类型：发明
国别省市：浙江,33