【技术实现步骤摘要】
集成电路半定制后端设计高效时钟树物理位置优化方法
本专利技术属于集成电路设计行业设计自动化EDA
，具体涉及一种集成电路半定制后端设计高效时钟树物理位置优化方法。
技术介绍
时钟树设计在芯片设计中占据着重要的地位。在时钟树设计中，需要根据初期设计质量进行多次优化设计，时钟树设计质量至关重要。目前，业内尚无统一且高效的时钟树设计物理放置优化方法。通过一个高效的时钟树物理位置优化方法来提高时钟树设计质量，从而提高整个项目的工作效率，是目前半定制后端设计现状中需要迫切解决的技术难题。
技术实现思路
本专利技术针对现有技术的状况，提供一种集成电路半定制后端设计高效时钟树物理位置优化方法。本专利技术采用以下技术方案，所述集成电路半定制后端设计高效时钟树物理位置优化方法，包括以下步骤：步骤S1：后端设计工具根据芯片形状和元器件的电气参数逐一检查并且判断时钟树的各个物理位置是否合理，如果合理则检查时钟树的下一物理位置，否则标记该物理位置并且执行步骤S2；步骤S2：扫描步骤S1中被标记的物理位置对应的芯片区域，并且标记上述芯片区域中的物理有效区域；步骤S3：根据垂直方向和水平方...
【技术保护点】
1.一种集成电路半定制后端设计高效时钟树物理位置优化方法，其特征在于，包括以下步骤：步骤S1：后端设计工具根据芯片形状和元器件的电气参数逐一检查并且判断时钟树的各个物理位置是否合理，如果合理则检查时钟树的下一物理位置，否则标记该物理位置并且执行步骤S2；步骤S2：扫描步骤S1中被标记的物理位置对应的芯片区域，并且标记上述芯片区域中的物理有效区域；步骤S3：根据垂直方向和水平方向划分步骤S2中的物理有效区域，并且将已划分垂直方向和水平方向的各个物理有效区域逐一标记优先级顺序；步骤S4：根据步骤S3中的优先级顺序逐一优化各个物理有效区域。
【技术特征摘要】
1.一种集成电路半定制后端设计高效时钟树物理位置优化方法，其特征在于，包括以下步骤：步骤S1：后端设计工具根据芯片形状和元器件的电气参数逐一检查并且判断时钟树的各个物理位置是否合理，如果合理则检查时钟树的下一物理位置，否则标记该物理位置并且执行步骤S2；步骤S2：扫描步骤S1中被标记的物理位置对应的芯片区域，并且标记上述芯片区域中的物理有效区域；步骤S3：根据垂直方向和水平方向划分步骤S2中的物理有效区域，并且将已划分垂直方向和水平方向的各个物理有效区域逐一标记优先级顺序；步骤S4：根据步骤S3中的优先级顺序逐一优化各个物理有效区域。2.根据权利要求1所述的集成电路半定制后端设计高效时钟树物理位置优化方法，其特征在于，所述步骤S4包括以下步骤：步骤S41：根据优先级顺序逐一检查物理有效区域，并且根据预设需求判断物理有效区域是否合理，如果...
【专利技术属性】
技术研发人员：徐靖，
申请(专利权)人：嘉兴倚韦电子科技有限公司，
类型：发明
国别省市：浙江,33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。