包括静电放电（ESD）保护的集成电路（IC）封装制造技术
【技术实现步骤摘要】
【国外来华专利技术】包括静电放电（ESD）保护的集成电路（IC）封装相关申请的交叉引用本申请要求于2015年8月27日向美国专利商标局提交的非临时申请No.14/838,034的优先权和权益，其全部内容通过援引纳入于此。背景领域各种特征涉及集成电路(IC)封装，并且更具体而言涉及包括静电放电(ESD)保护的集成电路(IC)封装。背景图1解说了包括管芯的集成电路封装的配置。具体而言，图1解说了集成电路封装100，其包括管芯102和封装基板106。封装基板106包括介电层和多个互连110。封装基板106是层压基板。多个互连110包括迹线、焊盘和/或通孔。管芯102通过多个焊球112耦合到封装基板106。封装基板106通过多个焊球116耦合到印刷电路板(PCB)108。集成电路封装100被设计成在特定封装操作下操作。例如，集成电路封装100被设计成在一定的可靠性要求和电子应力边界内操作。电子应力边界的示例包括电压边界(例如，电压变化)、电流边界(例如，电流变化)和静电放电(ESD)边界。类似地，管芯102被设计成在类似的电子应力边界内操作。在封装级对这些电子应力边界进行测试。也就是说，集成电...
【技术保护点】
一种集成电路(IC)封装，包括：管芯；耦合到所述管芯的封装基板；以及耦合到所述封装基板的第一静电放电(ESD)保护组件，其中所述第一静电放电(ESD)保护组件被配置成提供封装级静电放电(ESD)保护。
【技术特征摘要】
【国外来华专利技术】2015.08.27 US 14/838,0341.一种集成电路(IC)封装，包括：管芯；耦合到所述管芯的封装基板；以及耦合到所述封装基板的第一静电放电(ESD)保护组件，其中所述第一静电放电(ESD)保护组件被配置成提供封装级静电放电(ESD)保护。2.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件被嵌入在所述封装基板中。3.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述管芯包括被配置成提供管芯级静电放电(ESD)保护的内部静电放电(ESD)保护组件。4.根据权利要求3所述的集成电路(IC)封装，其特征在于，所述内部静电放电(ESD)保护组件和所述第一静电放电(ESD)保护组件被配置成为所述集成电路(IC)封装提供累积静电放电(ESD)保护。5.根据权利要求3所述的集成电路(IC)封装，其特征在于，所述内部静电放电(ESD)保护组件和所述第一静电放电(ESD)保护组件被配置成为所述集成电路(IC)封装提供容错静电放电(ESD)保护。6.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述管芯被配置成在提供给所述集成电路(IC)封装的第一电压下操作，并且所述第一静电放电(ESD)保护组件允许所述管芯在所述集成电路(IC)封装被耦合到向所述集成电路(IC)封装提供第二放电电压的电源时操作。7.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述管芯被配置成在提供给所述集成电路(IC)封装的第一电流处操作，并且其中所述第一静电放电(ESD)保护组件允许所述管芯在所述集成电路(IC)封装被耦合到向所述集成电路(IC)封装提供第二放电电流的电源的情况下操作。8.根据权利要求1所述的集成电路(IC)封装，其特征在于，所述第一静电放电(ESD)保护组件包括多个二极管。9.根据权利要求8所述的集成电路(IC)封装，其特征在于，来自所述多个二极管的至少一些二极管被配置成共享功率信号。10.根据权利要求8所述的集成电路(IC)封装，其特征在于，来自所述多个二极管的的至少一些二极管被配置成共享接地参考信号。11.根据权利要求8所述的集成电路(IC)封装，其特征在于，所述管芯包括多个输入/输出(I/O)端子，其中每个输入/输出(I/O)端子被耦合到来自所述多个二极管的至少一个二级管。12.根据权...
【专利技术属性】
技术研发人员：S·顾，E·R·沃莱，R·拉多伊契奇，U·雷，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。