用于检测同步信号的方法和设备技术

一种用于检测同步信号的方法和设备。一种用于检测基于由序列产生器产生的多个序列中的一个序列产生的同步信号的芯片，包括存储器以及连接到存储器的处理器的芯片可被提供。所述处理器可被配置为：接收同步信号；通过将接收的同步信号与来自所述多个序列中的第一序列相乘，来针对第一序列执行对接收的同步信号的第一解扰；通过改变第一序列的解扰序列的至少一个元素的符号，来针对来自接收的同步信号的所述多个序列中的第二序列执行对接收的同步信号的第二解扰，其中，第二序列是第一序列的复共轭。

【技术实现步骤摘要】
用于检测同步信号的方法和设备
本公开涉及用于检测同步信号的方法和/或设备。
技术介绍
在无线通信系统中，同步信号被用于检测装置或使装置同步。由一个装置发送的同步信号可被另一装置检测到，并且已经接收同步信号的另一装置可识别已经发送同步信号的该一个装置。在移动通信系统(诸如，长期演进(LTE))中，基站可广播用于与用户设备(UE)同步的同步信号。此外，UE还可发送用于与其他UE直接通信的同步信号。一些通信标准(诸如，基于LTE的窄带物联网(NB-IoT))可使用组合ZadoffChu(ZC)序列、哈达玛矩阵(Hadamardmatrix)和循环移位的同步信号。在这种情况下，为检测同步信号，可期望通过使用全部可能的同步信号来解扰接收的同步信号，其中，从可由用于同步信号的产生的ZC产生的序列的总数量、在哈达玛矩阵中使用的行的数量和循环移位的情形的次数的乘积来推断出全部可能的同步信号。然而，使用全部可能情形的数量的同步信号的检测可花费相对长的处理时间，并且就能源而言可能是效率低的。上面的信息仅被呈现为背景信息，以帮助理解本公开。至于上述内容中的任何内容是否可作为关于本公开的现有技术而应用，没有做出确定，也没有做出断言。
技术实现思路
因此，本公开提供减少处理时间的用于检测同步信号的方法和/或设备。本公开提供降低功耗的用于检测同步信号的方法和/或设备。本公开不限于前述方法和/或设备，本领域技术人员可从下面的公开清楚地理解没有提到的其他方法和/或设备。根据本公开的一方面，一种用于检测基于由序列产生器产生的多个序列中的一个序列产生的同步信号的芯片可包括存储器和连接到存储器的处理器。所述处理器可被配置为：接收同步信号；通过将接收的同步信号与来自所述多个序列中的第一序列相乘，来针对第一序列执行对接收的同步信号的第一解扰；通过改变第一序列的解扰序列的至少一个元素的符号，来针对来自接收的同步信号的所述多个序列中的第二序列执行对接收的同步信号的第二解扰，其中，第二序列是第一序列的复共轭。根据本公开的另一方面，一种用于检测基于由序列产生器产生的多个序列中的一个序列并且基于多个相位中的一个相位被产生的同步信号的芯片可包括存储器和连接到存储器的处理器。所述处理器可被配置为：接收同步信号；针对接收的同步信号的所述多个序列中的每个序列执行解扰；将快速傅里叶逆变换(IFFT)应用到结果的累加和，所述结果的累加和通过以N个样本为单位顺序划分接收的同步信号的所述多个序列中的每一个序列的解扰序列来得到；基于应用IFFT的结果，检测所述多个相位中与接收的同步信号具有最高相关性的相位。根据本公开的另一方面，一种用于检测基于由序列产生器产生的多个序列中的一个序列产生的同步信号的芯片可包括存储器和被配置为与存储器通信的处理器。所述处理器可被配置为：接收同步信号；将所述多个序列分组为多个组；通过针对参考信号对接收的同步信号进行解扰，针对所述多个组中的每个组产生解扰序列，参考信号基于所述多个组中的每个组中的序列的和被产生；通过对所述多个组中的每个组的解扰序列执行快速傅里叶逆变换(IFFT)，来从所述多个组中检测与接收的同步信号具有最高相关性的组；通过使用检测到的组中的每个序列对接收的同步信号进行解扰，来从检测到的组中的序列中检测与接收的同步信号具有最高相关性的序列。根据本公开的另一方面，一种用于识别发送基于多个序列中的一个序列产生的同步信号的装置的芯片可包括：至少一个天线，被配置为接收包括同步信号的模拟信号；存储器，被配置为存储数据和计算机可读指令；处理器，被配置为执行计算机可读指令，使得所述处理器被配置为：将模拟信号采样为数字信号，从数字信号滤除数字信号中的具有与同步信号的频带不同的频带的部分以产生滤波的数字信号，通过将滤波的数字信号与来自所述多个序列中的第一序列相乘，针对第一序列执行对滤波的数字信号的解扰，通过改变第一序列的解扰序列的至少一个元素的符号来针对来自滤波的数字信号的所述多个序列中的第二序列执行对滤波的数字信号的第二解扰，其中，第二序列是第一序列的复共轭。根据本公开的另一方面，一种用于识别发送同步信号的装置的方法，其中，同步信号基于多个序列中的一个序列被产生，所述方法包括：接收包括同步信号的模拟信号；将模拟信号采样为数字信号；从数字信号滤除数字信号中的具有与同步信号的频带不同的频带的部分，以产生滤波的数字信号；通过将滤波的数字信号与来自所述多个序列中的第一序列相乘，针对第一序列执行对滤波的数字信号的解扰；通过改变第一序列的解扰序列的至少一个元素的符号，来针对来自所述多个序列中的第二序列执行对滤波的数字信号的第二解扰，其中，第二序列是第一序列的复共轭。示例实施例的一些细节包括在具体实施方式和附图中。从下面结合附图的具体实施方式，本公开的其他方面、优点和显著特征对本领域技术人员来说将变得清楚，其中，在具体实施方式中公开了本公开的一些示例实施例。附图说明从下面结合附图进行的描述，本公开的一些示例实施例的上面和其他的方面、特征和优点将变得更加清楚，其中：图1示出根据本公开的示例实施例的基站和装置；图2是根据本公开的示例实施例的同步信号检测器的框图；图3是示出根据本公开的示例实施例的用于检测同步信号的方法的流程图；图4是示出根据本公开的另一示例实施例的用于检测同步信号的方法的流程图；图5是示出根据本公开的另一示例实施例的用于检测同步信号的方法的流程图；图6是示出根据本公开的另一示例实施例的用于检测同步信号的方法的流程图；图7是根据本公开的示例实施例的用于检测同步信号的芯片集的框图。贯穿附图，相同的参考标号将被理解为表示相同的部件、组件和结构。具体实施方式参照下面与附图一起描述的示例实施例，本公开的优点和特征以及用于实现它们的方法将是清楚的。然而，本公开不限于公开的示例实施例，而可以以各种方式被实现，并且提供示例实施例以完成本公开的公开并允许本领域普通技术人员理解本公开的范围。本公开由权利要求的范畴限定。虽然诸如“第一”、“第二”等的序数术语被用于描述各种元件，但是这些元件不受限于这些术语。这些术语仅用于将一个元件与另一元件进行区分。因此，在本公开的技术精神内，下面提到的第一元件可以是第二元件。图1示出根据本公开的示例实施例的基站和装置。参照图1，基站120可包括同步信号产生器122和天线121。同步信号产生器122可产生同步信号。同步信号产生器122可基于使用序列产生器(未示出)产生的序列的码变换(codeconversion)和/或基于使用多个相位中的一个相位的相位变换(phaseconversion)来产生同步信号，其中，序列产生器被配置为产生多个序列和一组多个二进制码，每个二进制码为序列的每个成员设置符号(sign)。根据一些示例性实施例，可使用码变换或相位变换中的一个或者不使用他们中的任何一个来产生同步信号。根据一些示例实施例，序列产生器可以是被配置为产生ZC序列的ZC序列产生器。可在+1和-1之间选择多个二进制码中的每个二进制码。根据一些示例实施例，二进制码可以是哈达玛矩阵的行的符号，并且一组多个二进制码可以是哈达玛矩阵的多个行的符号。根据一些示例实施例，作为同步信号的示例的NB辅同步信号(NSSS)可表示为如下：其中，S0＝0，S本文档来自技高网...

【技术保护点】
一种用于检测同步信号的芯片，其中，同步信号基于由序列产生器产生的多个序列中的一个序列被产生，所述芯片包括：存储器；处理器，连接到存储器，所述处理器被配置为：接收同步信号，通过将接收的同步信号与来自所述多个序列中的第一序列相乘，来针对第一序列执行对接收的同步信号的第一解扰；通过改变第一序列的解扰序列的至少一个元素的符号，来针对来自所述多个序列中的第二序列执行对接收的同步信号的第二解扰，其中，第二序列是第一序列的复共轭。

【技术特征摘要】
2016.09.20 KR 10-2016-01200561.一种用于检测同步信号的芯片，其中，同步信号基于由序列产生器产生的多个序列中的一个序列被产生，所述芯片包括：存储器；处理器，连接到存储器，所述处理器被配置为：接收同步信号，通过将接收的同步信号与来自所述多个序列中的第一序列相乘，来针对第一序列执行对接收的同步信号的第一解扰；通过改变第一序列的解扰序列的至少一个元素的符号，来针对来自所述多个序列中的第二序列执行对接收的同步信号的第二解扰，其中，第二序列是第一序列的复共轭。2.如权利要求1所述的芯片，其中，序列产生器是ZadoffChu序列产生器，ZadoffChu序列产生器被配置为基于根指数产生ZadoffChu序列，第一序列的根指数是u，第二序列的根指数是NZC-u，NZC是十进制整数。3.如权利要求1所述的芯片，其中，当第一序列是a+jb，接收的同步信号是c+dj时，所述处理器被配置为：通过改变第一序列与接收的同步信号的乘积(ac-bd)+j(ad+bc)的至少一个元素的符号，来针对第二序列执行解扰，以产生(ac+bd)+j(ad-bc)作为第二序列的解扰序列，其中，a、b、c和d分别是实数。4.如权利要求1所述的芯片，其中，当同步信号还基于用于确定所述多个序列中的所述一个序列的符号的一组多个二进制码中的一个二进制码被产生时，所述处理器还被配置为：通过基于所述多个二进制码中的每个二进制码改变针对所述多个序列中的每个序列的第一解扰的解扰序列和第二解扰的解扰序列的元素的符号，来针对所述多个序列产生多个符号转换后的序列。5.如权利要求4所述的芯片，其中，所述一组多个二进制码是哈达玛矩阵，并且所述多个二进制码的数量是4。6.如权利要求4所述的芯片，其中，当同步信号还基于使用多个相位中的一个相位的相位变换被产生时，所述处理器还被配置为：将快速傅里叶逆变换IFFT应用到结果的累加和，所述结果的累加和通过以N个样本为单位顺序划分所述多个符号转换后的序列并对划分的序列进行累加求和来得到，N是与所述多个序列中的每个序列对应的所述多个二进制码的数量；基于应用IFFT的结果，检测所述多个相位中与接收的同步信号具有最高相关性的相位。7.如权利要求6所述的芯片，其中，N为所述多个相位的数量的整倍数。8.如权利要求6所述的芯片，其中，所述处理器还被配置为：从应用IFFT的结果推断出接收的同步信号与所述多个序列中的每个序列之间的相关性以及接收的同步信号与所述多个二进制码中的每个二进制码之间的相关性。9.一种用于检测同步信号的芯片，其中，同步信号基于由序列产生器产生的多个序列中的一个序列并且基于多个相位中的一个相位被产生，所述芯片包括：存储器；处理器，连接到存储器，所述处理器被配置为：接收同步信号，针对接收的同步信号的所述多个序列中的每个序列执行解扰；将快速傅里叶逆变换IFFT应用到结果的累加和，所述结果的累加和通过以N个样本为单位顺序划分所述多个序列中的每一个序列的解扰序列并对划分的序列进行累加求和来得到；基于应用IFFT的结果，检测所述多个相位中与接收...

【专利技术属性】
技术研发人员：赵盛胤，都周铉，李海澈，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR