一种位同步信号提取方法及装置制造方法及图纸

本发明专利技术公开了一种位同步信号提取方法及装置。该方法包括以下步骤：获得解调数据；根据解调数据的码率，生成以码率为基准的标准钟，标准钟初始的频率控制字为码率对应的控制字；在检测到解调数据的上升沿时，确定标准钟和解调数据的关系；根据标准钟和解调数据的关系，调整标准钟的频率控制字；将调整后的标准钟的输出确定为位同步时钟的输出，获得位同步信号。应用本发明专利技术实施例所提供的技术方案，根据解调数据的码率，生成以该码率为基准的标准钟，可以代替原有的时钟管理芯片，在不改变硬件的情况下通过软件方式实现位同步信号的提取，节省了硬件成本，减小了硬件实现难度。

【技术实现步骤摘要】

本专利技术涉及通信
，特别是涉及一种位同步信号提取方法及装置。
技术介绍
在数字通信系统中，位同步信号提取是接收端的关键一环。位同步信号提取是指在接收端产生一个与接收信号符号速率相同、相位与最佳判决时刻一致的定时脉冲序列信号。在接收端进行位同步信号提取的目的是使接收端的每个码元均得到最佳的解调和判决。在现有技术中，接收端在进行位同步信号提取时，通常需要一个独立的时钟管理芯片来产生基准的时钟信号。这就需要在原有系统中进行硬件改动，增加了硬件成本。
技术实现思路
本专利技术的目的是提供一种位同步信号提取方法及装置，以在不改变硬件的情况下通过软件方式实现位同步信号的提取。一种位同步信号提取方法，包括：获得解调数据；根据所述解调数据的码率，生成以所述码率为基准的标准钟，所述标准钟初始的频率控制字为所述码率对应的控制字；在检测到所述解调数据的上升沿时，确定所述标准钟和所述解调数据的关系；根据所述标准钟和所述解调数据的关系，调整所述标准钟的频率控制字；将调整后的标准钟的输出确定为位同步时钟的输出，获得位同步信号。在本专利技术的一种具体实施方式中，所述在检测到所述解调数据的上升沿时，确定所述标准钟和所述解调数据的关系，包括：在检测到所述解调数据的上升沿时，如果所述标准钟的电平高于所述解调数据的电平，则确定所述标准钟超前于所述解调数据；如果所述标准钟的电平低于所述解调数据的电平，则确定所述标准钟滞后于所述解调数据。在本专利技术的一种具体实施方式中，所述根据所述标准钟和所述解调数据的关系，调整所述标准钟的频率控制字，包括：如果所述标准钟超前于所述解调数据，则调整所述标准钟的频率控制字，以使所述标准钟的频率降低；如果所述标准钟滞后于所述解调数据，则调整所述标准钟的频率控制字，以使所述标准钟的频率提高。在本专利技术的一种具体实施方式中，所述根据所述解调数据的码率，生成以所述码率为基准的标准钟，包括：根据所述解调数据的码率，通过本地直接数字式频率合成器DDS生成以所述码率为基准的标准钟。在本专利技术的一种具体实施方式中，还包括：预先在核心芯片内部将主处理时钟倍频到预设频率，以使所述DDS的精度达到设定阈值。一种位同步信号提取装置，包括：解调数据获得模块，用于获得解调数据；标准钟生成模块，用于根据所述解调数据的码率，生成以所述码率为基准的标准钟，所述标准钟初始的频率控制字为所述码率对应的控制字；关系确定模块，用于在检测到所述解调数据的上升沿时，确定所述标准钟和所述解调数据的关系；频率控制字调整模块，用于根据所述标准钟和所述解调数据的关系，调整所述标准钟的频率控制字；位同步信号获得模块，用于将调整后的标准钟的输出确定为位同步时钟的输出，获得位同步信号。在本专利技术的一种具体实施方式中，所述关系确定模块，具体用于：在检测到所述解调数据的上升沿时，如果所述标准钟的电平高于所述解调数据的电平，则确定所述标准钟超前于所述解调数据；如果所述标准钟的电平低于所述解调数据的电平，则确定所述标准钟滞后于所述解调数据。在本专利技术的一种具体实施方式中，所述频率控制字调整模块，具体用于：如果所述标准钟超前于所述解调数据，则调整所述标准钟的频率控制字，以使所述标准钟的频率降低；如果所述标准钟滞后于所述解调数据，则调整所述标准钟的频率控制字，以使所述标准钟的频率提高。在本专利技术的一种具体实施方式中，所述标准钟生成模块，具体用于：根据所述解调数据的码率，通过本地直接数字式频率合成器DDS生成以所述码率为基准的标准钟。在本专利技术的一种具体实施方式中，所述标准钟生成模块，还用于：预先在核心芯片内部将主处理时钟倍频到预设频率，以使所述DDS的精度达到设定阈值。应用本专利技术实施例所提供的技术方案，接收端根据解调数据的码率，可以生成以该码率为基准的标准钟，标准钟初始的频率控制字为该码率对应的控制字，在检测到解调数据的上升沿时，根据标准钟和解调数据的关系，调整标准钟的频率控制字，并将调整后的标准钟的输出确定为位同步时钟的输出，获得位同步信号。根据解调数据的码率，生成以该码率为基准的标准钟，可以代替原有的时钟管理芯片，在不改变硬件的情况下通过软件方式实现位同步信号的提取，节省了硬件成本，减小了硬件实现难度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例中一种位同步信号提取方法的实施流程图；图2为本专利技术实施例中一种位同步信号提取装置的结构示意图。具体实施方式为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式对本专利技术作进一步的详细说明。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种位同步信号提取方法，该方法可以应用于数字通信系统的接收端，具体的接收端可以通过超前滞后门始终检测本地标准钟的基准频率和前端解调输出的解调数据上升沿之间的对齐情况，根据超前和滞后的情况实时调整本地标准钟。参见图1所示，为本专利技术实施例所提供的一种位同步信号提取方法的实施流程图，该方法可以包括以下步骤：S110：获得解调数据。在数字通信系统中，发送端将调制数据发送给接收端，接收端接收到调制数据后，对调制数据进行解调，获得解调数据。S120：根据解调数据的码率，生成以码率为基准的标准钟，标准钟初始的频率控制字为码率对应的控制字。解调数据的码率与调制数据的码率相同，接收端获得解调数据后，可以根据该解调数据的码率，生成以该码率为基准的标准钟。该标准钟初始的频率控制字为该码率对应的控制字，其初始频率为基准频率。具体的，可以通过本地直接数字式频率合成器DDS(DirectDigitalSynthesizer)生成以该码率为基准的标准钟。比如，调制数据的码率为10Mbps，则通过本地DDS生成以该码率为基准的标准钟初始的频率控制字可以设置为：FCW=10200×248=48′h8000_0000_0000.]]>可以理解的是，DDS的精度越高，位同步信号提取越精确，同步速度越快。在本专利技术实施例中，可以预先在核心芯片内部将主处理时钟倍频到预设频率，以使DDS的精度达到设定阈值。如可以在FPGA或DSP等核心芯片内部将主处理时钟倍频到200MHz，DDS频率控制字采用48位，这样，DDS精度可以达到7.1*10-7Hz，能够满足位同步信号提取要求。S130：在检测到解调数据的上升沿时，确定标准钟和解调数据的关系。标准钟与解调数据的关系可以有以下三种：超前、滞后、同步。可以根据解调数据的上升沿判断标准钟和解调数据的超前、滞后情况。在检测到解调数据的上升沿时，可以确定标准钟和解调数据的关系。具体的，在检测到解调数据的上升沿时，如果标准钟的电平高于解调数据的电平，则可以确定标准钟超前于解调数据。如，采样到标准钟的电平为1，解调数据的电平为0，则表明标准钟的上升沿超前于解调数据的上升沿，可以确定标准钟超前于解调数据。本文档来自技高网...

【技术保护点】
一种位同步信号提取方法，其特征在于，包括：获得解调数据；根据所述解调数据的码率，生成以所述码率为基准的标准钟，所述标准钟初始的频率控制字为所述码率对应的控制字；在检测到所述解调数据的上升沿时，确定所述标准钟和所述解调数据的关系；根据所述标准钟和所述解调数据的关系，调整所述标准钟的频率控制字；将调整后的标准钟的输出确定为位同步时钟的输出，获得位同步信号。

【技术特征摘要】
1.一种位同步信号提取方法，其特征在于，包括：获得解调数据；根据所述解调数据的码率，生成以所述码率为基准的标准钟，所述标准钟初始的频率控制字为所述码率对应的控制字；在检测到所述解调数据的上升沿时，确定所述标准钟和所述解调数据的关系；根据所述标准钟和所述解调数据的关系，调整所述标准钟的频率控制字；将调整后的标准钟的输出确定为位同步时钟的输出，获得位同步信号。2.根据权利要求1所述的位同步信号提取方法，其特征在于，所述在检测到所述解调数据的上升沿时，确定所述标准钟和所述解调数据的关系，包括：在检测到所述解调数据的上升沿时，如果所述标准钟的电平高于所述解调数据的电平，则确定所述标准钟超前于所述解调数据；如果所述标准钟的电平低于所述解调数据的电平，则确定所述标准钟滞后于所述解调数据。3.根据权利要求2所述的位同步信号提取方法，其特征在于，所述根据所述标准钟和所述解调数据的关系，调整所述标准钟的频率控制字，包括：如果所述标准钟超前于所述解调数据，则调整所述标准钟的频率控制字，以使所述标准钟的频率降低；如果所述标准钟滞后于所述解调数据，则调整所述标准钟的频率控制字，以使所述标准钟的频率提高。4.根据权利要求1至3任一项所述的位同步信号提取方法，其特征在于，所述根据所述解调数据的码率，生成以所述码率为基准的标准钟，包括：根据所述解调数据的码率，通过本地直接数字式频率合成器DDS生成以所述码率为基准的标准钟。5.根据权利要求4所述的位同步信号提取方法，其特征在于，还包括：预先在核心芯片内部将主处理时钟倍频到预设频率，以使所述DDS的精度达到设定阈值。6...

【专利技术属性】
技术研发人员：向良军，王德刚，朱受东，管海兵，李焱明，
申请(专利权)人：湖南基石通信技术有限公司，
类型：发明
国别省市：湖南;43