一种检测同步串行信号故障的模拟装置和模拟检测方法制造方法及图纸

本发明专利技术公开了一种检测同步串行信号故障的模拟装置和模拟检测方法。模拟装置上位机连接到同步串行接口信号模拟装置控制其发送模拟数据信号，同步串行接口信号模拟装置与外设组件互连标准采集装置连接，向外设组件互连标准采集装置发送模拟数据信号并接收时钟信号，采集装置上位机与外设组件互连标准采集装置连接接收其发送来的模拟采集数据信号，模拟装置包括FPGA模块、PCI桥芯片、SSI驱动芯片、电压转换芯片、PCI总线和采集装置连接口以及电源模块。本发明专利技术利用模拟同步串行接口信号的方式，解决了同步串行接口信号的外设组件互连标准采集装置故障在实际生产应用中难以被检测的问题。

【技术实现步骤摘要】

本专利技术涉及一种模拟装置和模拟检测方法，更具体地说是一种检测同步串行信号故障的模拟装置和模拟检测方法。
技术介绍
近年来，在很多工业上的测量控制的应用中，同步串行接口(Synchronous Serial Interface简称SSI)信号的外设组件互连标准(Peripheral Component Interconnection简称PCI)采集装置逐渐成为一种广泛应用装置，该装置实现了对SSI信号的PCI采集，把各种SSI接口的传感器信号集中采集到工业控制计算机上，利用多种传感器集中式采集进行对多种外部设备的反馈控制。但是在实际工业应用中，存在当传感器信号变化而计算机采集数据更新不及时的现实问题。由于在现实情况下难以手动精确控制传感器信号，故无法检测SSI信号的PCI采集装置是否故障。在这一工业背景下，对SSI信号进行模拟的需求越来越迫切。
技术实现思路
本专利技术的目的在于针对SSI信号的PCI采集装置难以被检测的问题，提出了一种检测同步串行信号故障的模拟装置和模拟检测方法，能够准确判断该SSI信号的PCI采集装置的故障。本专利技术解决其技术问题所采用的技术方案是：一、一种检测同步串行信号故障的模拟装置：装置包括外设组件互连标准采集装置、同步串行接口信号模拟装置、模拟装置上位机和采集装置上位机；模拟装置上位机连接到同步串行接口信号模拟装置控制其发送模拟数据信号，同步串行接口信号模拟装置与外设组件互连标准采集装置连接，向外设组件互连标准采集装置发送模拟数据信号并接收时钟信号，采集装置上位机与外设组件互连标准采集装置连接接收其发送来的模拟采集数据信号。模拟装置上位机和采集装置上位机可以是同一台计算机，也可以是不同的计算机。所述的外设组件互连标准采集装置和同步串行接口信号模拟装置均插入上位机的PCI卡槽中，外设组件互连标准采集装置和同步串行接口信号模拟装置之间通过SSI端口连接。所述的同步串行接口信号模拟装置包括FPGA模块、PCI桥芯片、SSI驱动芯片、电压转换芯片、PCI总线和采集装置连接口以及用于连接各个模块进行供电的电源模块；FPGA模块一端的八根信号线与SSI驱动芯片的八根信号线对应连接，FPGA模块另一端的八根信号线与电压转换芯片一端的八根信号线对应连接，电压转换芯片另一端的八根信号线与PCI桥芯片的八根局部总线对应连接，PCI桥芯片的32根PCI线与PCI总线一端的32根线对应连接，PCI总线另一端的32根线连接到模拟装置上位机上，采集装置连接口一端与SSI驱动芯片连接，采集装置连接口另一端与外设组件互连标准采集装置连接。所述的SSI驱动芯片为MAX488ESA芯片；采集装置连接口包括四路差分SSI数据信号端和四路差分时钟信号端，采集装置连接口四路差分时钟信号与MAX488ESA芯片的时钟信号输入端相连，采集装置连接口四路差分数据信号与MAX488ESA芯片四路输出数据信号端相连接，FPGA模块的四个I/O输出端口与MAX488ESA芯片的四路输入数据信号线连接，FPGA模块的四个I/O输入端口与MAX488ESA芯片的四路输出时钟信号线连接。MAX488ESA芯片接收外设组件互连标准采集装置的时钟信号，MAX488ESA芯片输出的四路单端CMOS电平时钟信号到FPGA模块，FPGA模块四个I/O输出端口输出四路CMOS电平的数据信号到MAX488ESA芯片中，MAX488ESA芯片输出四路差分数据信号到采集装置连接口中，再传输到采集装置。所述的FPGA模块以Xilinx公司的SPARTAN系列的FPGA芯片XC3S50为核心；所述的PCI桥芯片采用PLX公司的PCI9052接口芯片。所述的PCI总线符合PCI总线协议，PCI总线一端与PCI桥芯片相连接，另一端插在上位机的主板内的任一PCI插槽中。二、一种检测同步串行信号故障的模拟检测方法，采用上述装置：步骤1，外设组件互连标准采集装置通过同步串行接口发送时钟信号到同步串行接口信号模拟装置，采集装置上位机控制同步串行接口信号模拟装置产生带有模拟数据的同步串行接口信号，并发送给外设组件互连标准采集装置；步骤2，外设组件互连标准采集装置接收到带有模拟数据的同步串行接口信号，解析出接收的模拟数据，发送到采集装置上位机，通过和采集装置上位机发送的模拟数据相比较，若两者相同，则外设组件互连标准采集装置工作正常，反之，则工作异常。所述的SSI驱动芯片中，MAX488ESA芯片通过同步串行接口接收外设组件互连标准采集装置的时钟信号，MAX488ESA芯片对时钟信号进行逆差分处理输出单端CMOS电平时钟信号并发送到FPGA模块，FPGA模块将二进制模拟数据逐位移位输出CMOS电平的数据信号到MAX488ESA芯片中，MAX488ESA芯片经过差分处理输出差分数据信号到采集装置连接口中，采集装置连接口再将差分数据信号传输到外设组件互连标准采集装置。本专利技术装置首先通过模拟数据产生程序生成可控数据，将产生的数据以同步串行接口信号形式输出，传送至同步串行接口信号的外设组件互连标准采集装置，最后通过采集装置的数据显示程序的接收速率和数据准确度判断该采集装置是否故障。本专利技术具有的有益效果是：本专利技术利用模拟同步串行接口信号的方式，解决了同步串行接口信号的外设组件互连标准采集装置故障在实际生产应用中难以被检测的问题。本专利技术解决了现实情况下难以手动精确控制传感器SSI信号的问题，能够对SSI信号的PCI采集装置进行故障检测，四路同时进行，连接简单，检测准确性高。附图说明图1是本专利技术模拟装置的结构连接框图；图2是同步串行接口信号模拟装置的结构连接框图；图3是本专利技术检测方法的工作流程图；图4是实施例本专利技术装置产生的信号波形图。具体实施方式以下结合附图和具体实施例对本专利技术作进一步详细说明。如图1所示，本专利技术包括外设组件互连标准采集装置(以下简称采集装置)、同步串行接口信号模拟装置(以下简称模拟装置)、模拟装置上位机和采集装置上位机；模拟装置上位机连接到同步串行接口信号模拟装置控制其发送模拟数据信号，同步串行接口信号模拟装置与外设组件互连标准采集装置连接，向外设组件互连标准采集装置发送模拟数据信号并接收时钟信号，采集装置上位机与外设组件互连标准采集装置连接接收其发送来的模拟采集数据信号。如图2所示，同步串行接口信号模拟装置包括FPGA模块1、PCI桥芯片2、SSI驱动芯片3、电压转换芯片、PCI总线5和采集装置连接口6以及用于连接各个模块进行供电的电源模块4；FPGA模块1一端的八根信号线F_SSI0_CLK至F_SSI3_CLK和F_SSI0_DATA至F_SSI3_DATA与SSI驱动芯片3包含的二个芯片共八根信号线SSI0_CLK至SSI3_CLK和SSI0_DATA至SSI3_DATA对应连接，FPGA模块1另一端的八根信号线FD1至FD8与电压转换芯片一端的八根信号线FD1至FD8对应连接，电压转换芯片另一端的八根信号线LD0至LD7与PCI桥芯片2的八根局部总线LD0至LD7对应连接，PCI桥芯片2的32根PCI线AD0至AD31与PCI总线5一端的32根线AD0至AD31对应连接，PCI总线5另一端的32根线连接到模拟装置上位机上，采集装置连接口6一端与SS本文档来自技高网...

【技术保护点】
一种检测同步串行信号故障的模拟装置，其特征在于：包括外设组件互连标准采集装置、同步串行接口信号模拟装置、模拟装置上位机和采集装置上位机；模拟装置上位机连接到同步串行接口信号模拟装置控制其发送模拟数据信号，同步串行接口信号模拟装置与外设组件互连标准采集装置连接，向外设组件互连标准采集装置发送模拟数据信号并接收时钟信号，采集装置上位机与外设组件互连标准采集装置连接接收其发送来的模拟采集数据信号。

【技术特征摘要】
1.一种检测同步串行信号故障的模拟装置，其特征在于：包括外设组件互连标准采集装置、同步串行接口信号模拟装置、模拟装置上位机和采集装置上位机；模拟装置上位机连接到同步串行接口信号模拟装置控制其发送模拟数据信号，同步串行接口信号模拟装置与外设组件互连标准采集装置连接，向外设组件互连标准采集装置发送模拟数据信号并接收时钟信号，采集装置上位机与外设组件互连标准采集装置连接接收其发送来的模拟采集数据信号。2.根据权利要求1所述的一种检测同步串行信号故障的模拟装置，其特征在于：所述的外设组件互连标准采集装置和同步串行接口信号模拟装置均插入上位机的PCI卡槽中，外设组件互连标准采集装置和同步串行接口信号模拟装置之间通过SSI端口连接。3.根据权利要求1所述的一种检测同步串行信号故障的模拟装置，其特征在于：所述的同步串行接口信号模拟装置包括FPGA模块(1)、PCI桥芯片(2)、SSI驱动芯片(3)、电压转换芯片、PCI总线(5)和采集装置连接口(6)以及用于连接各个模块进行供电的电源模块(4)；FPGA模块(1)一端的八根信号线与SSI驱动芯片(3)的八根信号线对应连接，FPGA模块(1)另一端的八根信号线与电压转换芯片一端的八根信号线对应连接，电压转换芯片另一端的八根信号线与PCI桥芯片(2)的八根局部总线对应连接，PCI桥芯片(2)的32根PCI线与PCI总线(5)一端的32根线对应连接，PCI总线(5)另一端的32根线连接到模拟装置上位机上，采集装置连接口(6)一端与SSI驱动芯片(3)连接，采集装置连接口(6)另一端与外设组件互连标准采集装置连接。4.根据权利要求1所述的一种检测同步串行信号故障的模拟装置，其特征在于：所述的SSI驱动芯片(3)为MAX488ESA芯片；采集装置连接口(6)包括四路差分SSI数据信号端和四路差分时钟信号端，采集装置连接口(6)四路差分时钟信号与MAX488ESA芯片的时钟信号输入端相连，采集装置连接口(6)四路差分数据信号与MAX488ESA芯片四路输出数据信号端相连接，FPGA模块(1)的四个I/O输出端口与MAX488ESA芯片的四路输入数据信号线连接，FPGA模块(1)的四个I/O输入端...

【专利技术属性】
技术研发人员：赵赫，程琳，史治国，罗欣，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33