基于FPGA的多DSP数据交换装置制造方法及图纸

本发明专利技术属于数字信号处理领域，尤其涉及一种基于FPGA的多DSP数据交换方法。本发明专利技术的基于FPGA的多DSP数据交换装置，包括可编程器件FPGA、DSP存储器及外挂SDRAM存储器、FPGA程序FLASH、DSP程序FLASH、千以太网口、调试串口、数据输入及数据输出接口，可编程器件FPGA分别与DSP存储器、外挂SDRAM存储器、FPGA程序FLASH、DSP程序FLASH、千以太网口、调试串口、数据输入及数据输出接口连接，调试串口连接串口交换机。本发明专利技术的装置FPGA中实现了同步串行接口交换机，其实现多片DSP之间的较为有效的数据交互，并且具有占用FPGA资源少，数据传输稳定可靠、控制较简单等优点。

【技术实现步骤摘要】

本专利技术属于数字信号处理领域，尤其涉及一种基于FPGA的多DSP数据交换方法。
技术介绍
随着数字化时代的来临，DSP的应用几乎遍及整个电子领域，在很多需要实时数据 处理的场合，即使采用目前最先进的DSP芯片，单片处理器也无法满足大量数据实时处理 的需求，往往需要多只DSP并行工作才能完成任务。当DSP数量增加时，一方面会占用FPGA 较多的RAM资源，提高了系统成本，另一方面由于并行高速数据传输，抗干扰能力较差，传 输的可靠性降低。
技术实现思路
本专利技术的技术效果能够克服上述缺陷，提供一种基于基于FPGA的多DSP数据交换 装置，其实现多片DSP之间的较为有效的数据交互，并且具有占用FPGA资源少，数据传输稳 定可靠、控制较简单等优点。 为实现上述目的，本专利技术采用如下技术方案：其包括可编程器件FPGA、DSP存储器 及外挂SDRAM存储器、FPGA程序FLA甜、DSP程序FLA甜、千W太网口、调试串口、数据输入及 数据输出接口，可编程器件FPGA分别与DSP存储器、外挂SDRAM存储器、FPGA程序FLA甜、 DSP程序FLA甜、千W太网口、调试串口、数据输入及数据输出接口连接，调试串口连接串口 交换机。 所述的可编程器件FPGA选用Xilinx公司的XC2V3000型号。 所述的串口交换机内部包括；数据接收模块、数据检测及搬移模块、数据发送模 块，数据接收模块完成串行端口数据的串并转换并将数据写入到双端口的缓存中；数据检 测及搬移模块完成数据包顿头的解析W及数据在不同串行端口缓存之间的数据搬移；数据 发送模块完成数据从双端口缓存的读取及数据的并串转换，并发送到相应的串行端口。 本方法在FPGA中实现了同步串行接口交换机，串口交换机采用VHDL语言编写，核 必是一种状态机，是系统多只DSP数据交换的核必部件。外部各片DSP都通过自己的同步 串行接口连接到一个接口转换模块上，接口转换模块再链接到串口交换机上。接口转换模 块主要完成同步串行接口数据的串并转换或者并串转换，W便和串口交换机内部进行数据 通信。【附图说明】 图1是信号并行处理模块系统结构框图； 图2系统同步串行接口交换的连接框图。【具体实施方式】 图1为多DSP并行处理系统，由大规模可编程器件FPGA、多只DSP及外挂SDRAM存 储器、FPGA程序FLASH、DSP程序FLA甜、千W太网口、调试串口、数据输入及数据输出接口 等组成。同步串行接口（SPORT)作为标准外设出现在各种型号的DSP中，为DSP之间的通 信提供了方便。每个同步串行接口均由发送器和接收器构成，一般有6根信号线组成，分别 为发送数据值T)、接收数据值时、发送时钟灯CLK)、接收时钟（RCLK)、发送顿同步灯F巧和 接收顿同步（RF巧。使用时，在FPGA内部通过开关将不同DSP的同步串行接口的相应信号 互联，配置相关寄存器W确保收发时钟、同步信号和数据顿长度的正确合理，便可W实现同 步串行接口的数据通信。步串行接口的相应信号互联，配置相关寄存器W确保收发时钟、同 步信号和数据顿长度的正确合理，便可W实现同步串行接口的数据通信。本方法FPGA选用 Xilinx公司的XC2V3000,具有64*56个逻辑阵列，1728肺it的块RAM、18*18的嵌入式乘法 器、4个时钟管理器，最大达720个I/O 口。图2所示为系统同步串行接口交换的连接框图， 串口交换机采用VHDL语言编写，核必是一种状态机，是系统多只DSP数据交换的核必部件。 外部各片DSP都通过自己的同步串行接口连接到一个接口转换模块上，接口转换模块再链 接到串口交换机上。接口转换模块主要完成同步串行接口数据的串并转换或者并串转换， W便和串口交换机内部进行数据通信。 串口交换机内部主要包括H个功能模块；数据接收模块、数据检测和搬移模块 (串口交换机核必），W及数据发送模块。数据接收模块完成串行端口数据的串并转换并将 数据写入到双端口的缓存中；数据检测及搬移模块完成数据包顿头的解析W及数据在不同 串行端口缓存之间的数据搬移；数据发送模块完成数据从双端口缓存的读取及数据的并串 转换，并发送到相应的串行端口。 由于所有串口交换机共有两个高速串行端口，其中串行端口 0的发送和接收端都 经过双端口 RAM挂接在交换机上，而串口 1的发送顿标志管脚和发送数据管脚设置为通用 的GPIO管脚，作为交换机的控制和状态信号。其中，串口 1的发送顿标志管脚作为DSP数 据交换时的请求信号；串口 1的发送数据管脚作为当前该片DSP串口 0状态指示信号。当 DSPl要发送数据给DSP2时，DSPl先检测其DXl的状态，当DXl允许时，则通过FSXl向串口 交换机发出数据交换请求，串口交换机接收到数据请求后，查询DSP2的DXl状态，当其DXl 允许时，则开始把DSPl串行端口 0的接收缓存值PRAM1)的数据搬移到DSP2串行端口 0的 发送缓存值PRAM4)中，通过串行端口发送到DSP2中，完成本次数据通信；W此类推，其他 DSP之间进行数据交换时也采取类似的过程。 本专利技术的软件基于TI公司CCS开发环境，开发环境提供了 DSP芯片支持库CSL缩 短了软件的开发周期。具体配置和收发程序如下。串口交换机的数据包格式为： 0巧555555抓IDST I SRCI CNT I RESERVED RESERVED|RESERVED|RESERVED|DATA 其中，0巧55555抓为发送数据顿头。DST是目的节点号，SRC是源节点号，CNT为发 送数据长度，中间四个32位字为保留字，最后是数据区。 串口交换机初始化： 串口交换机使用串口 0作为数据交换的通道，大部分参数配置都参考默认配置， 需要注意的两个地方是：在对串口 0的配置中将PCR(串口控制寄存器）寄存器的FSXM位 设置为〇(MCBSP_PCR_FSXM_EXTERNAL)，即发送由外部提供顿信号；在对串口 1的配置中，将 PCR寄存器的RIOEN为设置为1 (MCBSP_PCR_RI0EN_GPI0)，即将FSR和化KR管脚作为GPIO 使用，用于触发串口 O的数据发送。初始化代码见函数Mcbsp化blnit。 void McbspHublni I 0 { /*打开并配置奉口 0*/ gMHubMcbspOCFg. spcr = 0x03000020; gMHubMcbspUCfg. FM = 0xUU04UUA(); 径細.曲舱bspOCf答XCX =.. Dx00050!JAO;; gMHubfvkbspOCfg. STgr = Ox〇(J3FlFOF; gMH当前第1页1 2 本文档来自技高网...

【技术保护点】
一种基于FPGA的多DSP数据交换装置，其特征在于，包括可编程器件FPGA、DSP存储器及外挂SDRAM存储器、FPGA程序FLASH、DSP程序FLASH、千以太网口、调试串口、数据输入及数据输出接口，可编程器件FPGA分别与DSP存储器、外挂SDRAM存储器、FPGA程序FLASH、DSP程序FLASH、千以太网口、调试串口、数据输入及数据输出接口连接，调试串口连接串口交换机。

【技术特征摘要】

【专利技术属性】
技术研发人员：窦俊，宋云衢，
申请(专利权)人：江苏绿扬电子仪器集团有限公司，
类型：发明
国别省市：江苏;32