通用从机同步串行接口电路制造技术

本发明专利技术提供一种通用从机同步串行接口电路，包括起始与终止检测模块，用于检测SPI总线协议有效位、IIC总线协议起始条件和终止条件并输出；控制模块，用于根据起始与终止检测模块的输出信号确定所述串行接口电路的总线数据传输方式，对并串和串并转换模块进行控制；并串和串并转换模块，受控于控制模块，用于将从机内部的多个寄存器数据串行输出和外部串行数据转化为从机内部寄存器数据；地址指针寄存器，用于寻址从机内部的多个寄存器。本发明专利技术实现了支持兼容IIC协议和SPI协议总线数据传输的通用从机同步串行接口电路，可以满足不同场合的应用需求。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种通用从机同步串行接口电路，包括起始与终止检测模块，用于检测SPI总线协议有效位、IIC总线协议起始条件和终止条件并输出；控制模块，用于根据起始与终止检测模块的输出信号确定所述串行接口电路的总线数据传输方式，对并串和串并转换模块进行控制；并串和串并转换模块，受控于控制模块，用于将从机内部的多个寄存器数据串行输出和外部串行数据转化为从机内部寄存器数据；地址指针寄存器，用于寻址从机内部的多个寄存器。本专利技术实现了支持兼容IIC协议和SPI协议总线数据传输的通用从机同步串行接口电路，可以满足不同场合的应用需求。【专利说明】通用从机同步串行接口电路
本专利技术涉及一种串行通信技术，具体涉及一种通用从机同步串行接口电路。
技术介绍
目前 SPI (Serial Peripheral Interface)和 IIC(Inter-1ntegrated Circuit)总线接口电路已被广泛地应用于微处理器、传感器、EEPR0M、Flash存储器等各个领域。SPI协议和IIC协议是同步串行总线协议，可以将并行数据串行输出和接收串行数据转换为并行数据。系统中的主机和从机利用SPI总线或IIC总线进行数据传输，总线接口电路的性能直接影响总线的数据传输质量。在数据传输速度方面，SPI总线可达5Mbit/s，而IIC总线最高只能达到3.4Mbit/s ;在数据传输准确率方面，IIC总线由于每传输一个字节数据都需要应答，准确率要高于SPI总线；在系统应用方面，IIC总线可以组成多主机、多从机的系统，而SPI总线只能组成一主机、多从机的系统。目前研制的从机同步串行接口电路大多不具有同时兼容IIC总线和SPI总线数据传输的功能。有些从机既有Iic总线接口电路，又有SPI总线接口电路，但两种接口电路浪费了内部逻辑资源和占用较多的接口。因此一种兼容IIC和SPI总线协议的通用从机同步串行接口电路设计是十分有必要的。
技术实现思路
本专利技术的目的在于克服现有技术中存在的不足，提供一种支持兼容Iic协议和SPI协议总线数据传输的通用从机同步串行接口电路。本专利技术采用的技术方案是:一种通用从机同步串行接口电路，包括:起始与终止检测模块，用于检测SPI总线协议有效位、IIC总线协议起始条件和终止条件并输出；控制模块，用于根据起始与终止检测模块的输出信号确定所述串行接口电路的总线数据传输方式，对并串和串并转换模块进行控制；所述总线数据传输方式包括SPI总线数据传输和IIC总线数据传输；并串和串并转换模块，受控于控制模块，用于将从机内部的多个寄存器数据串行输出和外部串行数据转化为从机内部寄存器数据；地址指针寄存器，用于寻址从机内部的多个寄存器；当所述串行接口电路在用于SPI总线数据传输时，从机根据SPI总线协议与主机进行数据传输；当所述串行接口电路在用于IIC总线数据传输时，从机根据IIC总线协议与主机进行数据传输。进一步地，所述串行接口电路还包括片选信号端口 CS_n、串行时钟端口 SCK、串行数据端口 SO1、从机地址选择端口 ；当所述片选信号端口CS_n的片选信号有效时，起始与终止检测模块向控制模块发送SPI总线协议有效位，所述串行接口电路用于SPI总数据线传输；当所述片选信号端口CS_n的片选信号无效时，起始与终止检测模块检测串行时钟端口 SCK和串行数据端口 SOI的数据，若检测到IIC总线协议起始条件，则所述串行接口电路用于IIC总线数据传输；进而当检测到IIC总线协议终止条件时，IIC总线数据传输停止;所述从机地址选择端口用于在IIC总线数据传输时，确定IIC总线上各从机的唯一从机地址。进一步地，所述从机地址选择端口为三位，分别是从机地址选择端口 A2、A1和A0。进一步地，所述片选信号为低电平有效，高电平无效。进一步地，所述IIC总线协议起始条件为:SCK信号为高电平时，SOI信号从高电平向低电平切换；所述IIC总线协议终止条件为:SCK信号为高电平时，SOI信号从低电平向高电平切换。进一步地，当所述串行接口电路在用于SPI总线数据传输时，根据接收到的读写指令中包含的寄存器地址信息并结合地址指针寄存器对从机内的多个寄存器进行寻址，具体为:控制模块将接收到的读写指令中包含的寄存器地址信息存入地址指针寄存器，然后依此存入地址指针寄存器的寄存器地址信息对从机内的多个寄存器进行寻址。进一步地，当所述串行接口电路在用于IIC总线数据传输时，根据接收到的地址指针并结合地址指针寄存器对从机内的多个寄存器进行寻址，具体为:控制模块将接收到的地址指针存入地址指针寄存器，然后依此存入地址指针寄存器的地址指针对从机内的多个寄存器进行寻址。本专利技术设计了一种兼容IIC和SPI总线协议的通用从机同步串行接口电路，节约了接口电路的内部逻辑资源，还可以减少从机接口电路的接口数，能促进整个系统的优化设计。【专利附图】【附图说明】图1为通用从机同步串彳丁接口电路不意图。图2为通用从机同步串行接口电路结构框图。图3为通用从机同步串行接口电路控制模块的状态机。图4为该接口电路用于SPI总线数据传输的时序。图5为该接口电路用于IIC总线数据传输的读时序。图6为该接口电路用于IIC总线数据传输的写时序。【具体实施方式】下面结合具体附图和实施例对本专利技术作进一步说明。一种通用从机同步串行接口电路，包括:起始与终止检测模块114，用于检测SPI总线协议有效位、Iic总线协议起始条件106和终止条件110并输出；控制模块115，用于根据起始与终止检测模块114的输出信号确定所述串行接口电路的总线数据传输方式，对并串和串并转换模块116进行控制，所述总线数据传输方式包括SPI总线数据传输和IIC总线数据传输；并串和串并转换模块116，受控于控制模块115，用于将从机内部的多个寄存器数据串行输出和外部串行数据转化为从机内部寄存器数据；地址指针寄存器117，用于寻址从机内部的多个寄存器。当所述串行接口电路在用于SPI总线数据传输时，从机根据SPI总线协议与主机进行数据传输；当所述串行接口电路在用于IIC总线数据传输时，从机根据IIC总线协议与主机进行数据传输。具体地，本专利技术所提出的从机接口电路如图1所示，包括以下接口:片选信号端口CS_n、串行时钟端口 SCK、串行数据端口 SO1、从机地址选择端口 A2、A1、A0。其中，片选信号端CS_n的片选信号决定是否进行SPI总线传数据输，低电平有效；从机地址选择端口 A2、Al、AO用于在IIC总线数据传输时，确定IIC总线上各从机的唯一从机地址。串行时钟端口 SCK、串行数据端口 SOI为IIC总线或SPI总线的串行时钟端和串行数据端。本专利技术的电路结构框图如图2所示，起始和终止检测模块114在片选信号端口 CS_η为低电平时向控制模块115发送SPI总线协议有效位，所述串行接口电路用于SPI总数据线传输；否则在片选信号端口 CS_nS高电平时利用串行时钟端口 SCK、串行数据端口 SOI的数据是否符合图5和图6中IIC总线协议的起始条件106和停止条件110来判断IIC总线数据传输是否有效，也就是说起始与终止检测模块114检测串行时钟端口 SCK和串行数据端口 SOI的数据，若检测到IIC总线协议起始条件1本文档来自技高网...

【技术保护点】
一种通用从机同步串行接口电路，其特征在于，包括：起始与终止检测模块(114)，用于检测SPI总线协议有效位、IIC总线协议起始条件(106)和终止条件(110)并输出；控制模块(115)，用于根据起始与终止检测模块(114)的输出信号确定所述串行接口电路的总线数据传输方式，对并串和串并转换模块(116)进行控制；所述总线数据传输方式包括SPI总线数据传输和IIC总线数据传输；并串和串并转换模块(116)，受控于控制模块(115)，用于将从机内部的多个寄存器数据串行输出和外部串行数据转化为从机内部寄存器数据；地址指针寄存器(117)，用于寻址从机内部的多个寄存器；当所述串行接口电路在用于SPI总线数据传输时，从机根据SPI总线协议与主机进行数据传输；当所述串行接口电路在用于IIC总线数据传输时，从机根据IIC总线协议与主机进行数据传输。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐中龙，李佳，王玮冰，
申请(专利权)人：江苏物联网研究发展中心，
类型：发明
国别省市：