带屏蔽结构的集成电路制造技术

一种带屏蔽结构的集成电路，包括半导体器件，布置在半导体衬底上的互连结构。互连结构包括布置在互连结构的第一部分中的第一器件。包括第一导电材料的第一屏蔽板布置在互连结构第一部分之上的互连结构第二部分中。第二器件布置在互连结构第二部分之上的互连结构第三部分中。包括第二导电材料的隔离壁被设置在互连结构的第一、第二和第三部分中。隔离壁耦合到第一屏蔽板，并且围绕第一器件、第一屏蔽板和第二器件。

Integrated circuit with shielded structure

An integrated circuit with a shielded structure, including semiconductor devices, interconnected structures arranged on a semiconductor substrate. The interconnection structure includes the first device arranged in the first part of the interconnection structure. The first shield plate including the first conductive material is arranged in the second part of the interconnect structure above the first part of the interconnect structure. The second device is arranged in the third part of the interconnect structure above the second part of the interconnection structure. The isolation wall including second conductive materials is set in the first, second, and third parts of the interconnect structure. The isolation wall is coupled to the first shield board and surrounds the first device, the first shield board, and the second device.

【技术实现步骤摘要】
带屏蔽结构的集成电路
本公开的示例一般涉及集成电路(IC)，具体涉及与集成电路一起使用的屏蔽结构相关的实施例。
技术介绍
半导体集成电路(IC)技术的持续发展使特征尺寸愈发减小。更小的特征尺寸有利于产生更小的器件，从而允许在IC的给定区域内实现更多数量的器件。随着器件彼此设置地更靠近以及在IC内器件的总数量增加，器件之间的电相互作用的量也越来越大。电相互作用的一个示例是电感耦合。电感耦合可能影响在IC内部运行的器件(特别是电感)的性能。考虑到现代电路的高频运行和阻抗匹配的需要，IC内的电感的实现越来越重要。然而，许多电相互作用(如电感耦合)在使用现代IC制造技术实现的IC内难以被预测和量化。因此，需要一种能够用于屏蔽器件间电相互作用的改进的屏蔽结构。
技术实现思路
根据本公开内容，在一些实施例中，半导体器件包括布置在半导体衬底上的互连结构。互连结构包括：第一器件，其布置在所述互连结构的第一部分中；第一屏蔽板，包括第一导电材料，并被布置在所述互连结构的所述第一部分之上的所述互连结构的第二部分中；第二器件，其布置在所述互连结构的所述第二部分之上的所述互连结构的第三部分中；和隔离壁，包括第二导电材料，并被布置在所述互连结构的所述第一、第二和第三部分中，其中所述隔离壁耦合到所述第一屏蔽板，并且其中所述隔离壁围绕所述第一器件、所述第一屏蔽板和所述第二器件。在一些实施例中，第一导电材料和第二导电材料是不同的。在一些实施例中，第二器件是电感。在一些实施例中，电感包括第三导电材料的线圈，第三导电材料不同于第一和第二导电材料。在一些实施例中，第一器件设置在第一导电层中，第一屏蔽板设置在第一导电层上的第二导电层中，并且第二导电层与第一导电层相邻。在一些实施例中，第一屏蔽板设置在第一导电层中；第二器件设置在第一导电层上的第二导电层中；并且第二导电层与第一导电层相邻。在一些实施例中，互连结构不包括伪导电结构。在一些实施例中，第一屏蔽板包括多个指，并且隔离壁耦合到每个指的一端。在一些实施例中，互连结构包括第二屏蔽板，该第二屏蔽板包括第三导电材料，并被布置在互连结构的第三部分上的互连结构的第四部分中；以及在互连结构的第四部分上的互连结构的第五部分中的第三器件。在一些实施例中，隔离壁围绕第二屏蔽板和第三器件。在根据本公开内容的一些实施例中，制造半导体器件的方法包括成形设置在半导体衬底上的互连结构。形成互连结构包括：在互连结构的第一部分中成形第一器件；在互连结构第一部分上的互连结构第二部分成形包括第一导电材料的第一屏蔽板；在互连结构第二部分上的互连结构第三部分中成形第二器件；以及在互连结构的第一、第二和第三部分中成形包括第二导电材料的隔离壁。隔离壁耦合到第一屏蔽板，并且隔离壁围绕第一器件、第一屏蔽板和第二器件。通过阅读以下详细描述和附图，其他方面和特征将是显而易见的。附图说明图1示出了根据本公开中一些实施例的用于集成电路的示例性架构的框图；图2示出了根据本公开中一些实施例的制造半导体器件的方法的框图；图3A示出了根据本公开中一些实施例的半导体器件的俯视图；图3B示出了图3A中根据本公开中一些实施例的半导体器件的横截面图；图4A示出了根据本公开中一些实施例的半导体器件的俯视图；图4B是示出图4A中根据本公开中一些实施例的半导体器件的横截面图；图5A示出了根据本公开中一些实施例的半导体器件的俯视图；图5B是示出图5A中根据本公开中一些实施例的半导体器件的横截面图；图6A示出了根据本公开中一些实施例的半导体器件的俯视图；图6B是示出图6A中根据本公开的一些实施例的半导体器件的横截面图；图7示出了根据本公开中一些实施例的半导体器件的截面图；图8和图9示出了根据本公开中各种实施例之间的性能比较；图10示出了根据本公开中一些实施例的半导体器件的横截面图。具体实施方式下面参考附图描述了各种实施例，图中示出了示例性实施例。然而，所要求保护的技术可以以不同的形式体现，而不应被看做仅限于此处所述的实施例。相同的数字在整个过程中对应于相同元件。因此，不会对相同的元件在每个图形中都详细描述。还应当指出，这些附图只是为了便于对实施例的描述。它们不是对所要求保护的技术的详尽描述，也不是对所要求保护的技术范围的限制。此外，图示的实施例并不一定具有表明的所有方面或优点。与特定实施例相结合描述的方面或优点不一定限于该实施例，并且即使在没有说明或明确描述的情况下也可以在任何其他实施例中实施。这些特征、功能和优点可以在各种实施例中独立地实现，或者可以在其他实施例中结合在一起实施。在描述附图中示例性地描绘的示例性实施例之前，先提供了概述以用于进一步了解。随着器件彼此之间被实现的愈发接近和集成电路中器件总数的增加，器件之间的电相互作用的数量也日趋增加。这种电相互作用可能影响器件的性能。人们发现屏蔽结构可以用来减少或消除电相互作用。通过使用根据本技术一些实施例的屏蔽结构，需要彼此隔离的电路得以垂直堆叠在衬底上，从而在对性能影响不大的同时大大节省芯片面积。屏蔽结构可包括设置在衬底上的导电层中的屏蔽板。屏蔽板可以耦合到隔离壁，隔离壁围绕在衬底上垂直堆叠的电路区域。这样的屏蔽结构能够隔离垂直堆叠的电路之间的电相互作用，有效减少涡流(eddycurrent)，并帮助将器件(例如，在一个特定的电路区域的器件)与从其他器件(例如，在衬底之上的其他电路区域的器件或衬底上的器件)产生的噪声相隔离。结合对上述内容的一般理解，下文描述了用于屏蔽结构的各种实施例。由于一个或多个实施例示范性地使用了特定类型的集成电路，下面提供了这种集成电路的详细描述。然而，应该理解的是，其他类型的集成电路也可能受益于本文所述的一个或多个实施例。可编程逻辑器件(PLD)是一种众所周知的集成电路，其可被编程以执行指定的逻辑功能。一种类型的可编程逻辑器件，现场可编程门阵列(FPGA)，通常包括一个可编程的单元块(tile)阵列。这些可编程的单元块可以包括，例如，输入/输出模块(IOB)，可配置逻辑块(CLB)，专用的随机存取存储器块(BRAM)、乘法器、数字信号处理模块(DSP)、处理器、时钟管理器、延迟锁定环路(DLL)等等。此处所用的“包含”和“包括”意为包括但不限于。每个可编程单元块通常包括可编程互连和可编程逻辑两者。可编程互连通常包括大量由可编程互连点(PIP)互连的不同长度的互连线。可编程逻辑使用可编程元件以实现用户设计的逻辑，可编程元件包括例如函数发生器、寄存器、算术逻辑等等。可编程互连和可编程逻辑通常是通过将配置数据流加载到内部配置存储单元来进行编程的，内部配置存储单元用于定义可编程元件如何配置。配置数据可以从存储器读取(例如从外部PROM)或由外部设备写入FPGA。然后，各存储单元的集体状态决定了FPGA的功能。另一种类型的可编程逻辑器件是复杂可编程逻辑器件(CPLD)。复杂可编程逻辑器件包括两个或多个连接在一起的“功能块”，并且它们通过互连开关矩阵连接到输入/输出(I/O)资源。CPLD的各个功能块包括两级AND/OR结构，其类似于可编程逻辑阵列(PLA)和可编程阵列逻辑(PAL)器件中所使用的那些。在复杂可编程逻辑器件中，配置数据通常储存在芯片上的非易失性存储器。在一些复本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：布置在半导体衬底上的互连结构，其中所述互连结构包括：第一器件，其布置在所述互连结构的第一部分中；第一屏蔽板，包括第一导电材料，所述第一屏蔽板布置在所述互连结构的所述第一部分之上的所述互连结构的第二部分中；第二器件，其布置在所述互连结构的所述第二部分之上的所述互连结构的第三部分中；和隔离壁，包括第二导电材料，所述隔离壁布置在所述互连结构的所述第一、第二和第三部分中，其中所述隔离壁耦合到所述第一屏蔽板，并且所述隔离壁围绕所述第一器件、所述第一屏蔽板和所述第二器件。

【技术特征摘要】
2016.09.15 US 15/267,0351.一种半导体器件，其特征在于，包括：布置在半导体衬底上的互连结构，其中所述互连结构包括：第一器件，其布置在所述互连结构的第一部分中；第一屏蔽板，包括第一导电材料，所述第一屏蔽板布置在所述互连结构的所述第一部分之上的所述互连结构的第二部分中；第二器件，其布置在所述互连结构的所述第二部分之上的所述互连结构的第三部分中；和隔离壁，包括第二导电材料，所述隔离壁布置在所述互连结构的所述第一、第二和第三部分中，其中所述隔离壁耦合到所述第一屏蔽板，并且所述隔离壁围绕所述第一器件、所述第一屏蔽板和所述第二器件。2.根据权利要求1所述的半导体器件，其特征在于，所述第一导电材料和所述第二导电材料不同。3.根据权利要求1所述的半导体器件，其特征在于，所述第二器件是电感。4.根据权利要求3所述的半导体器件，其特征在于，所述电感包括第三导电材料的线圈，所述第三导电材料不同于所述第一和第二导电材料。5.根据...

【专利技术属性】
技术研发人员：J·景，S·吴，X·X·吴，P·乌帕德亚雅，
申请(专利权)人：赛灵思公司，
类型：新型
国别省市：美国,US