一种提高存储单元区与控制电路区侧墙厚度差的方法技术

本发明专利技术提供一种提高存储单元区与控制电路区侧墙厚度差的方法，适用于非易失性闪存，包括：提供一复合结构；于一反应腔中采用第一反应压力在衬底上依次沉积第一SiO2层和

A method to improve the thickness difference between the storage unit area and the side wall of the control circuit area

The invention provides a method for improving the thickness difference between the storage cell area and the control circuit side wall, which is suitable for non-volatile flash memory, including: providing a composite structure; in the reaction chamber, the first SiO2 layer is deposited on the substrate in the first reaction pressure.

【技术实现步骤摘要】
一种提高存储单元区与控制电路区侧墙厚度差的方法
本专利技术涉及半导体制造
，尤其涉及一种提高存储单元区与控制电路区侧墙厚度差的方法。
技术介绍
侧墙的厚度直接影响着MOS管的源漏极S/D的离子注入，进而决定着MOS管的电学性能，同时存储单元区(CELL区)和控制电路区(PERI区)的性能共赢取决于两者侧墙的厚度差。现有制程中，CELL区和PERI区的侧墙是用氧化物-氮化物-氧化物(Oxide-Nitride-Oxide，ONO)结构同时完成，两者的厚度差在4nm左右。CELL区和PERI区侧墙的厚度差决定着两者电性能是否能够共赢。在闪存现有制程下，PERI区达预期，CELL区几乎被侧墙填满；反之PERI区则由于侧墙的厚度过薄，导致MOS管的源漏极S/D与轻掺杂漏极(Lowdopeddrain，LDD)距离缩短，MOS管出现高温击穿电压(BreakdownVoltage，BV)过小等问题。所以提高CELL区和PERI区的侧墙相对厚度差对于增大MOS管电性能的可调范围至关重要。现有的做法是在控制栅(ControlGate，CG)和多晶硅栅(GatePoly，GP)做完，注入LDD之后，先沉积一层较薄的SiO2和SIN的侧墙，然后再沉积一层较厚的SiO2侧墙。再进行侧墙蚀刻形成隔离(Spacer)，最后再进行源漏极S/D的离子注入。在同等尺寸和面积比下，侧墙沉积中反应腔体的反应压力较大，直接导致所形成侧墙在CELL区和PERI区差别不大。
技术实现思路
针对现有技术中存在的问题，本专利技术提供了一种提高存储单元区与控制电路区侧墙厚度差的方法。本专利技术采用如下技术方案：一种提高存储单元区与控制电路区侧墙厚度差的方法，适用于非易失性闪存，包括：步骤S1、提供一复合结构，所述复合结构具有存储单元区和控制电路区，所述复合结构包括衬底、位于存储单元区的所述衬底上的栅极结构及位于控制电路区的所述衬底上的间隔结构；所述方法还包括：步骤S2、于一反应腔中采用预设的第一反应压力在所述衬底上依次沉积第一厚度的第一SiO2层和第二厚度的层，于所述反应腔中采用预设的第二反应压力在所述衬底上沉积第三厚度的第二SiO2层，所述第一SiO2层、所述层及所述第二SiO2层构成覆盖所述栅极结构侧壁的第一侧墙和覆盖所述间隔结构侧壁的第二侧墙，所述第一反应压力大于所述第二反应压力，所述第一侧墙中的所述第二SiO2层厚度小于所述第二侧墙中的所述第二SiO2层厚度且具有一预设的厚度差。优选的，所述步骤S1包括：步骤S11、提供一所述衬底，在所述衬底上进行浅槽隔离工艺以形成元件隔离结构，所述衬底和所述元件隔离结构构成所述复合结构，所述复合结构包括所述存储单元区和所述控制电路区，所述复合结构还包括位于所述存储单元区中相邻所述元件隔离结构之间的阱区；步骤S12、在所述阱区的所述衬底上方形成所述栅极结构，所述栅极结构包括由下至上依次设置的浮栅、介电层及控制栅，对所述阱区进行离子注入，在所述控制电路区的相邻所述元件隔离结构之间的衬底上方形成所述间隔结构。优选的，所述步骤S12包括：步骤S121、在所述衬底上表面沉积多晶硅以形成第一多晶硅层；步骤S122、对所述第一多晶硅层进行平坦化处理并去除位于所述控制电路区的所述第一多晶硅层并保留位于所述存储单元区的所述第一多晶硅层；步骤S123、在位于所述存储单元区的所述第一多晶硅层上形成隔离氧化层，采用预设的第一掩膜对所述隔离氧化层和所述第一多晶硅层进行曝光和刻蚀，以形成由所述隔离氧化层构成的介电层和由所述第一多晶硅构成的浮栅；步骤S124、对所述阱区进行离子注入；步骤S125、在所述衬底上表面继续沉积多晶硅以形成第二多晶硅层；步骤S126、采用预设的第二掩膜对所述第二多晶硅层进行曝光和刻蚀，以在所述介电层的上方形成由第二多晶硅层构成的控制栅，并在所述控制电路区的相邻所述元件隔离结构之间的衬底上方形成由所述第二多晶硅层构成的间隔结构；步骤S127、在所述阱区中注入低浓度掺杂物以形成所述低浓度掺杂区LDD。优选的，所述步骤S2包括：步骤S21、于所述反应腔中采用预设的所述第一反应压力在所述衬底上依次沉积第一厚度的第一SiO2层和第二厚度的层；步骤S22、于所述反应腔中采用预设的所述第二反应压力在所述衬底上沉积第三厚度的第二SiO2层；步骤S23、于所述反应腔中采用预设的刻蚀时间对所述第一SiO2层、所述层及所述第二SiO2层进行刻蚀以去除部分覆盖所述衬底上表面的所述第一SiO2层、所述层及所述第二SiO2层并形成覆盖所述栅极结构侧壁的所述第一侧墙和覆盖所述间隔结构侧壁的所述第二侧墙。优选的，所述步骤S2中，所述第一反应压力与所述第二反应压力具有一反应压力差，所述反应压力差与所述厚度差呈正比。优选的，所述步骤S23中，所述刻蚀时间与所述第二反应压力呈正比。优选的，所述厚度差为13nm。优选的，所述第二压力为0.2tor。本专利技术的有益效果：本专利技术能够提高非易失性闪存存储单元区与控制电路区侧墙厚度差，在保证存储单元区性能的前提下，提高控制电路区的高温击穿电压，加大离子注入的调节空间，改善MOS管的性能。附图说明图1为本专利技术的一种优选实施例中，提高存储单元区与控制电路区侧墙厚度差的方法的流程图；图2为本专利技术的一种优选实施例中，步骤S1的流程图；图3为本专利技术的一种优选实施例中，步骤S12的流程图；图4为本专利技术的一种优选实施例中，步骤S2的流程图；图5-8为本专利技术的一种优选实施例中，提高存储单元区与控制电路区侧墙厚度差的方法的示意图；图9为本专利技术的一种优选实施例中，厚度差与压力差的对应关系图；图10为分别采用现有技术和本专利技术技术制备的第一侧墙和第二侧墙的示意图。具体实施方式需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。下面结合附图对本专利技术的具体实施方式作进一步的说明：如图1所示，一种提高存储单元区与控制电路区侧墙厚度差的方法，适用于非易失性闪存，包括：步骤S1、提供一复合结构，上述复合结构具有存储单元区和控制电路区，上述复合结构包括衬底、位于存储单元区的上述衬底上的栅极结构5及位于控制电路区的上述衬底上的间隔结构6；上述方法还包括：步骤S2、于一反应腔中采用预设的第一反应压力在上述衬底上依次沉积第一厚度的第一SiO2层7和第二厚度的层8，于上述反应腔中采用预设的第二反应压力在上述衬底上沉积第三厚度的第二SiO2层9，上述第一SiO2层7、上述层8及上述第二SiO2层9构成覆盖上述栅极结构5侧壁的第一侧墙10和覆盖上述间隔结构6侧壁的第二侧墙11，上述第一反应压力大于上述第二反应压力，上述第一侧墙10中的上述第二SiO2层9厚度小于上述第二侧墙11中的上述第二SiO2层9厚度且具有一预设的厚度差。在本实施例中，上述技术方案基于50nm非易失性闪存的工艺基础，由于位于存储单元区(CELL区)中的由浮栅2/介电层3/控制栅4构成的栅极结构5之间的深宽比远大于位于控制电路区(PERI区)的间隔结构6(GP)之间的深宽比，在最外层的第二SiO2层9的沉积过程中，通过适当减小沉积反应腔内的第二反应压力，使得参与反应的气体分子很难在存储单元区中进行充分反应，降低存储单元区的台阶覆盖率即降低第一侧墙10中第二SiO2本文档来自技高网...

【技术保护点】
一种提高存储单元区与控制电路区侧墙厚度差的方法，适用于非易失性闪存，包括：步骤S1、提供一复合结构，复合结构具有存储单元区和控制电路区，复合结构包括衬底、位于存储单元区的衬底上的栅极结构及位于控制电路区的衬底上的间隔结构；其特征在于，方法还包括：步骤S2、于一反应腔中采用预设的第一反应压力在衬底上依次沉积第一厚度的第一SiO2层和第二厚度的

【技术特征摘要】
1.一种提高存储单元区与控制电路区侧墙厚度差的方法，适用于非易失性闪存，包括：步骤S1、提供一复合结构，复合结构具有存储单元区和控制电路区，复合结构包括衬底、位于存储单元区的衬底上的栅极结构及位于控制电路区的衬底上的间隔结构；其特征在于，方法还包括：步骤S2、于一反应腔中采用预设的第一反应压力在衬底上依次沉积第一厚度的第一SiO2层和第二厚度的层，于反应腔中采用预设的第二反应压力在衬底上沉积第三厚度的第二SiO2层，第一SiO2层、层及第二SiO2层构成覆盖栅极结构侧壁的第一侧墙和覆盖间隔结构侧壁的第二侧墙，第一反应压力大于第二反应压力，第一侧墙中的第二SiO2层厚度小于第二侧墙中的第二SiO2层厚度且具有一预设的厚度差。2.根据权利要求1的方法，其特征在于，步骤S1包括：步骤S11、提供一衬底，在衬底上进行浅槽隔离工艺以形成元件隔离结构，衬底和元件隔离结构构成复合结构，复合结构包括存储单元区和控制电路区，复合结构还包括位于存储单元区中相邻元件隔离结构之间的阱区；步骤S12、在阱区的衬底上方形成栅极结构，栅极结构包括由下至上依次设置的浮栅、介电层及控制栅，对阱区进行离子注入，在控制电路区的相邻元件隔离结构之间的衬底上方形成间隔结构。3.根据权利要求2的方法，其特征在于，步骤S12包括：步骤S121、在衬底上表面沉积多晶硅以形成第一多晶硅层；步骤S122、对第一多晶硅层进行平坦化处理并去除位于控制电路区的第一多晶硅层并保留位于存储单元区的第一多晶硅层；步骤S...

【专利技术属性】
技术研发人员：薛广杰，罗清威，李赟，贺吉伟，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42